GHz高速DAC的研究與設(shè)計.pdf

1、伴隨電子通信市場的快速發(fā)展，大大增加了對數(shù)模轉(zhuǎn)換器(DAC)速度和精度的要求。DAC作為數(shù)字系統(tǒng)和模擬世界的接口，在某種程度上其速度和精度已成為制約計算機、高速數(shù)字信號處理、高速數(shù)據(jù)通信等方面的瓶頸，因此研究開發(fā)GSPS(Gigabit Samples Per Second)高速DAC芯片具有重要的積極意義。
　　 本文基于SMIC0.18μmCMOS工藝，采用1.8V單電源電壓供電，實現(xiàn)了GSPS分段式電流舵數(shù)模轉(zhuǎn)換器。

2、>　　 文章在介紹DAC基本原理的基礎(chǔ)上，系統(tǒng)介紹了DAC的相關(guān)技術(shù)指標(biāo)特性和幾種常見的高速DAC結(jié)構(gòu)；然后介紹了電流舵DAC靜態(tài)和動態(tài)誤差來源，并重點分析了器件匹配誤差和電流源有限輸出阻抗對DAC參數(shù)的影響，用于指導(dǎo)DAC的最優(yōu)化設(shè)計；在分析電流舵DAC各個模塊電路的基礎(chǔ)上完成整個系統(tǒng)電路的設(shè)計；最后詳細(xì)分析了高速電流舵DAC芯片的版圖設(shè)計和測試。
　　 本文設(shè)計的8位DAC，采用4+4全溫度計分段譯碼結(jié)構(gòu)，完成了電路設(shè)計和

3、版圖設(shè)計，版圖面積為875μm×875μm，后仿真模擬結(jié)果顯示，1.8V電源下靜態(tài)功耗為11.5mW，所設(shè)計的DAC線性度良好，微分非線性DNL=0.19LSB，積分非線性INL=0.23LSB，在600MHz的正弦波信號輸出，1.6GHz的采樣頻率下，SFDR達(dá)到59dB，有效位是7.87。
　　 由于版圖面積的限制，采用相同的電路結(jié)構(gòu)設(shè)計了6位的DAC，該DAC采用4+2分段譯碼電流舵結(jié)構(gòu)，高4位采用的是溫度計碼，低2位采用