基于Sigma-Delta的DAC芯片研究與設(shè)計.pdf

1、Sigma-delta DAC采用過采樣和噪聲整形技術(shù)來實現(xiàn)數(shù)模轉(zhuǎn)換,充分利用現(xiàn)代VLSI高速、高集成度的優(yōu)點,同時避免了元器件失配對D/A轉(zhuǎn)換器精度的限制,成為高精度數(shù)模轉(zhuǎn)換器設(shè)計的主流方向。
　　通過理論分析研究,提出∑-△DAC的整體架構(gòu),建立系統(tǒng)仿真模型。其中插值濾波器由三級半帶濾波器和積分梳狀濾波器級聯(lián)構(gòu)成,對輸入信號實現(xiàn)128倍過采樣。根據(jù)半帶濾波器的傳輸特性,本設(shè)計對濾波器系數(shù)進(jìn)行CSD編碼,并采用折疊結(jié)構(gòu)來設(shè)計實現(xiàn)

2、插值濾波器,運用移位器和加法器代替乘法運算,從而在很大程度上簡化了電路結(jié)構(gòu),同時具有良好的通帶和阻帶特性;∑-△調(diào)制器基于穩(wěn)定性、量化精度和硬件消耗等各方面的平衡,采用4階、5比特輸出的MASH(2-2)結(jié)構(gòu),該調(diào)制器通帶內(nèi)信噪比高,能很好的抑制帶內(nèi)噪聲,且結(jié)構(gòu)簡單,只需加減器、延時器和量化器就可實現(xiàn),節(jié)約硬件資源和功耗。
　　運用 Matlab對設(shè)計進(jìn)行系統(tǒng)仿真和頻譜分析,輸出信號的理論信噪比達(dá)到了130dB,滿足16 bit數(shù)