BCH編譯碼器的設(shè)計及驗(yàn)證.pdf

1、在數(shù)字技術(shù)飛速發(fā)展的時代，NAND閃存因其非易失性、可擦除性以及更低廉的每比特價格得到了迅速發(fā)展，在數(shù)碼相機(jī)、掌上電腦等手持設(shè)備中得到廣泛的應(yīng)用。雖然 NAND閃存已經(jīng)從傳統(tǒng)的SLC發(fā)展到 MLC NAND，但是 MLC NAND閃存設(shè)備需要更高級別的錯誤校驗(yàn)與糾錯算法(ECC)。因此高級ECC算法的實(shí)現(xiàn)對于嵌入式處理器在設(shè)計方面構(gòu)成了很大的挑戰(zhàn)。
　　為了糾正存儲器件芯片中的隨機(jī)錯誤，本文采用可糾正24比特錯誤的BCH碼。該碼能

2、夠糾正多個隨機(jī)錯誤，具有編碼簡單、譯碼容易實(shí)現(xiàn)等優(yōu)點(diǎn)，非常適應(yīng)NAND類型存儲器的隨機(jī)錯誤特點(diǎn)。因此研究二元BCH碼的編譯碼算法有著重要的意義。
　　本文首先介紹了NAND閃存的發(fā)展現(xiàn)狀及ECC校驗(yàn)的發(fā)展過程，并詳細(xì)介紹了BCH碼的背景知識和理論基礎(chǔ)，然后對24比特BCH碼的編譯碼算法過程、糾錯性能和硬件設(shè)計實(shí)現(xiàn)進(jìn)行了詳細(xì)闡述，并重點(diǎn)對其中具有代表性的BM算法進(jìn)行了理論研究，接著給出軟硬件環(huán)境的搭建方法和實(shí)驗(yàn)結(jié)果的分析，并介紹了目