數(shù)字信號處理器的流水結(jié)構(gòu)設(shè)計及驗證研究.pdf

1、雖然隨著生產(chǎn)工藝的進步,32位定點DSP處理器的市場比重逐漸增加,但是根據(jù)統(tǒng)計,目前銷售的DSP處理器80％以上仍屬于16位定點DSP處理器.由此可見16比特的定點DSP處理器仍擁有較大的市場,尤其是在對于成本和功耗敏感的應(yīng)用場合更有其優(yōu)勢.在浙江省重大科技計劃支持下,我們開發(fā)了 16位定點數(shù)字信號處理器MediaDSP1601.本文作為部分研究成果,著重探討了16位定點DSP處理器的流水結(jié)構(gòu)設(shè)計,解決了采用深度壓縮指令集的DSP處理器

2、競爭檢測和消除問題,和開發(fā)了功能仿真驗證平臺.基丁IP核的DSP處理器設(shè)計可以很有效得縮短處理器的開發(fā)周期,但是這些IP核的有效利用和控制成為一大難點.本文提出的集中控制分散響應(yīng)的DWC策略以流水級擴展為例,說明DWC策略有利于流水結(jié)構(gòu)設(shè)計的快速調(diào)整,基核頂層模塊的代碼修改率僅為0.90％,流水控制單元的代碼修改率也只有4.31％.而且,DWC策略還有效地均衡了流水控制單元對各個流水級的控制延時,控制信號延時的方籌僅為0.1145.DS

3、P處理器引入流水結(jié)構(gòu)不可避免地會導致各種競爭問題的出現(xiàn),使得處理器無法達劍理想的CPI值.為了開發(fā)處理器的并行性和減少存儲空間,DSP處理器采用了深度壓縮指令集,但是這類指令集將加劇流水結(jié)構(gòu)競爭的出現(xiàn)頻率.基丁對深度壓縮的指令進行特點分析,結(jié)合深度壓縮指令較規(guī)整指令難丁作數(shù)據(jù)相關(guān)性檢測的特點,本文提出了一種分類檢測數(shù)據(jù)競爭檢測方法,它在分層譯碼和旁路電路作輔助下,按指令的功能進行并行分類檢測.實驗結(jié)果證明這種方法不僅能及時檢測出數(shù)據(jù)競爭

4、,產(chǎn)生流水線停頓信號,能準確定位出產(chǎn)生數(shù)據(jù)競爭的指令類型,而且比全譯碼后作數(shù)據(jù)競爭檢測速度提高了18.89％.隨著DSP處理器的功能越來越強大,設(shè)計的復(fù)雜度越來越高,相應(yīng)的驗證也就越來越困難.本文介紹了一種軟硬件協(xié)同仿真的DSP處理器驗證平臺.這個驗證平臺由指令集全集完備性測試子平臺、代碼高覆蓋率測試子平臺、形式驗證子平臺和基于FPGA的硬件仿真子平臺組成.指令集全集完備性測試子平臺采用了分解指令格式,遍歷指令樹的方法,保證該平臺產(chǎn)生的

5、測試程序能夠以最小的測試欠量驗證所有合法的指令,實驗結(jié)果證明這些測試程序的Statement Coverage接近于100％.基丁狀態(tài)機遍歷的驗證方法代碼高覆蓋率測試子平臺,專門針對流水結(jié)構(gòu)DSP處理器的流水機制和復(fù)雜的流水控制單元,通過衡量測試程序的狀態(tài)機覆蓋率,來確保對流水結(jié)構(gòu)的充分的驗證.實驗結(jié)果證明用這種方法生成的測試程序有100％的狀態(tài)機覆蓋率,是DSP常用應(yīng)用程序的4.2~6.9倍,相應(yīng)的statement coverage

6、和branch coverage達劍了89％和93％,均高丁其他的應(yīng)用程序.形式驗證子平臺保證了經(jīng)過邏輯綜合和物理綜合后的網(wǎng)表與RTL代碼描述網(wǎng)表的功能上一致性.基丁FPGA的硬什仿真子平臺,從物理上驗證了設(shè)計的正確性,為一次流片成功作了最后一道驗證,大大減少了流片的風險.四個驗證子平臺緊密結(jié)合,進一步提高了驗證的完備性,自動性和可靠性.本文的各種設(shè)計思想被成功地應(yīng)用到由浙江省重大科技計劃支持的16位定點數(shù)字信號處理器MediaDSP1