16位數(shù)字信號處理器硬核設(shè)計.pdf

1、數(shù)字信號處理器（DSP）作為可編程超大規(guī)模集成電路（VLSI）器件，是通過可下載的軟件或固件來實現(xiàn)擴展算法和數(shù)字信號處理功能的，其最典型的用途是實現(xiàn)FIR濾波器和FFT算法。在硬件上，DSP最基本的構(gòu)造單元是被稱為MAC的乘加器。它通常被集成在數(shù)據(jù)通道中，這使得指令周期時間可以跟硬件的算術(shù)周期時間相同。此外，DSP芯片還有若干個獨立的片內(nèi)存儲器、ROM、RAM、并行功能單元、鎖相環(huán)（PLL）、振蕩器、幾條8位或16位的總線、時鐘中斷電路

2、等。為滿足無線便攜式器件無電保存數(shù)據(jù)的要求，DSP芯片還采用了諸如閃速存儲器、鐵電存儲器等技術(shù)。當前，大多數(shù)的DSP芯片采用改進的哈佛結(jié)構(gòu)，即數(shù)據(jù)總線和地址總線相互分離，使得處理指令和數(shù)據(jù)可以同時進行，提高了處理效率。另外還采用了流水線技術(shù)，將取指、取操作數(shù)、執(zhí)指等步驟的指令時間重疊起來，大大提高運算速度。 論文結(jié)合十一五國防型號項目詳細說明了完成一個16位定點數(shù)字信號處理器（DSP）硬核-C50的整個設(shè)計過程，主要針對模塊級設(shè)

3、計、功能驗證及版圖設(shè)計的關(guān)鍵技術(shù)。對于DSP設(shè)計的系統(tǒng)集成方法、C50硬核的指令系統(tǒng)只做了簡單介紹，這些內(nèi)容并非本課題主要研究內(nèi)容。本論文中主要包括間接尋址模塊設(shè)計，中央運算處理單元設(shè)計、中斷設(shè)計、內(nèi)部掃描測試鏈及標準JTAG接口設(shè)計等內(nèi)容，并完成設(shè)計后的功能仿真，版圖設(shè)計工作。16位處理器硬核設(shè)計內(nèi)容復雜度遠遠超過本論文的內(nèi)容，因此本課題只涉及到處理器硬核設(shè)計流程的部分內(nèi)容。 本論文完成后，以DSP硬核為基礎(chǔ)的，系統(tǒng)集成功能外