基于FPGA的TDD數(shù)字接收機(jī)位同步算法的研究與實(shí)現(xiàn).pdf

1、在無(wú)線數(shù)字通信系統(tǒng)中，接收的關(guān)鍵問(wèn)題之一是否能在“最佳時(shí)刻”對(duì)接收信號(hào)進(jìn)行采樣判決，提高傳輸?shù)恼_性。接收機(jī)的同步按類型分為幀同步，載波同步和位同步，其中位同步是基礎(chǔ)。在通信系統(tǒng)中，信號(hào)在傳輸過(guò)程中除了信道噪聲，會(huì)遇到的另一大干擾來(lái)自碼間干擾，通常接收機(jī)采用信道均衡技術(shù)。
　　本文主要介紹一個(gè)TDD（Time Division Duplex,時(shí)分雙工）傳輸方式的無(wú)線數(shù)字通信系統(tǒng)中的位同步和均衡算法設(shè)計(jì)，指標(biāo)要求采樣速率240MHz

2、，切換速率8KHz，傳輸符號(hào)率60MHz。該算法基于FPGA+DSP的硬件框架，設(shè)計(jì)并實(shí)現(xiàn)了位同步算法和均衡算法功能模塊，以及主從兩個(gè)通信終端中從端的整體狀態(tài)機(jī)設(shè)計(jì)和AD輸入數(shù)據(jù)處理模塊。
　　先詳細(xì)介紹Gardner算法的推導(dǎo)過(guò)程，再利用Simulink搭建Gardner位同步算法的浮點(diǎn)仿真模型，之后借助System Generator這個(gè)新工具轉(zhuǎn)換為定點(diǎn)仿真模型，生成硬件代碼上板測(cè)試。在大量電腦仿真和實(shí)際硬件測(cè)試結(jié)果（包括基帶

3、環(huán)境和射頻環(huán)境）的指導(dǎo)下不斷改良各算法模塊的延遲結(jié)構(gòu)與參數(shù)設(shè)定，最終在 FPGA電路板上實(shí)現(xiàn)穩(wěn)定正確的TDD收發(fā)功能。
　　本文選擇 Bassbang盲均衡算法以與位同步類似的設(shè)計(jì)調(diào)試方法最后于 FPGA電路板上實(shí)現(xiàn)，并通過(guò)實(shí)際射頻無(wú)線信道的測(cè)試驗(yàn)證均衡算法的必要性和本文設(shè)計(jì)的正確性。
　　以兩個(gè)算法模塊為核心，本文還設(shè)計(jì)實(shí)現(xiàn)了TDD從端通信系統(tǒng)的整體狀態(tài)機(jī)和 AD輸入數(shù)據(jù)處理功能。其中包含以收發(fā)協(xié)議為基礎(chǔ)的數(shù)據(jù)通路開(kāi)關(guān)以及