基于DDR2的DSO大容量存儲(chǔ)研究.pdf

1、隨著電子科學(xué)技術(shù)的發(fā)展，對(duì)電子檢測(cè)設(shè)備的要求也日益提高。DSO(數(shù)字存儲(chǔ)示波器)作為極為常用的檢測(cè)工具也需要在性能上不斷的提高，并且FPGA，微處理器以及A/D，存儲(chǔ)器芯片的發(fā)展也為DSO的進(jìn)一步發(fā)展提供了便利。 近年來隨著ADC的不斷發(fā)展，其最高采樣率已經(jīng)達(dá)到了幾十GSPS。所以在使用這類高速ADC進(jìn)行采樣的情況下，就需要能在速度和容量上與之匹配的存儲(chǔ)器作為高速海量緩存才能滿足需要。因?yàn)镕PGA的設(shè)計(jì)靈活性、更強(qiáng)的適應(yīng)性及可重

2、構(gòu)性，結(jié)合DDR2SDRAM的高速、大容量以及價(jià)格優(yōu)勢(shì)，所以已經(jīng)被廣泛的應(yīng)用在了各個(gè)領(lǐng)域，尤其在設(shè)計(jì)高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)時(shí)更是受到了廣泛的關(guān)注。 本文重點(diǎn)研究了基于FPGA和DDR2 SDRAM的DSO高速數(shù)據(jù)采樣存儲(chǔ)技術(shù)，為DSO系統(tǒng)的大容量存儲(chǔ)設(shè)計(jì)提供了新的思路。在本論文里首先介紹了DDR2 SDRAM的工作時(shí)序特性與DDR2 SDRAM控制器的功能、要求，然后例舉了目前業(yè)界的較為普遍的設(shè)計(jì)架構(gòu)，并通過對(duì)Altera公司的高

3、性能FPGA和DDR2存儲(chǔ)原理的深入研究，提出了適用于DSO的高速數(shù)據(jù)采集存儲(chǔ)方案，達(dá)到了存儲(chǔ)深度達(dá)到每通道各256MB的指標(biāo)要求。因?yàn)檫x用的DDR2 SDRAM海量存儲(chǔ)方案，所以對(duì)于系統(tǒng)可以在更長(zhǎng)的時(shí)間內(nèi)對(duì)信號(hào)進(jìn)行采集存儲(chǔ)，以便于對(duì)更長(zhǎng)采樣周期的信號(hào)進(jìn)行分析。通過這個(gè)海量存儲(chǔ)方案，可以對(duì)長(zhǎng)時(shí)間的記錄進(jìn)行查看以尋找自己所關(guān)心的信號(hào)波形。當(dāng)存儲(chǔ)器完成存儲(chǔ)之后，DSP就可以開始用自己的時(shí)鐘頻率從存儲(chǔ)器取數(shù)據(jù)然后進(jìn)行顯示以及其他處理。

4、 本論文通過高性能FPGA以及DDR2 SDRAM存儲(chǔ)器實(shí)現(xiàn)了高速海量的數(shù)據(jù)采集存儲(chǔ)方案并可以應(yīng)用在2GSPS高速數(shù)據(jù)采樣率的數(shù)字存儲(chǔ)示波器中，滿足其高速、海量存儲(chǔ)的要求。并對(duì)Altera的Stratix2 FPGA實(shí)現(xiàn)DDR2內(nèi)存接口的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了詳細(xì)闡述。通過。FPGA提供了I/O模塊和邏輯資源，從而使接口設(shè)計(jì)變得更簡(jiǎn)單、更可靠。本設(shè)計(jì)中對(duì)I/O模塊及其他邏輯在RTL代碼中進(jìn)行了配置、例化、經(jīng)過仔細(xì)仿真和時(shí)序分析，以確保存儲(chǔ)器接