基于復(fù)用的數(shù)字集成電路設(shè)計(jì)關(guān)鍵技術(shù)研究.pdf

1、系統(tǒng)級和門級集成電路中的復(fù)用技術(shù)已經(jīng)成為片上系統(tǒng)(SoC)設(shè)計(jì)的重要趨勢，而如何實(shí)現(xiàn)數(shù)字集成電路中功能規(guī)則性的自動化提取是規(guī)則性設(shè)計(jì)和集成電路分析的核心問題。本文針對功能規(guī)則性的自動化提取問題開展了研究，論文工作包括：
　　 1.為滿足SoC設(shè)計(jì)中對IP多樣性和靈活性的需求，提出一種針對接口電路的可定制可復(fù)用架構(gòu)，并基于該架構(gòu)實(shí)現(xiàn)了CF卡及MMC卡接口控制器的設(shè)計(jì)。根據(jù)接口控制電路結(jié)構(gòu)通用特點(diǎn)，提出了由接口控制部分、數(shù)據(jù)通路部分

2、及傳輸控制部分三部分組成的接口電路通用架構(gòu)。通過可配置性和參數(shù)化的設(shè)計(jì)，使用戶能夠根據(jù)自己需要隨意選擇IP核支持的功能模式、總線位寬、FIFO深度及寬度等配置。FPGA驗(yàn)證結(jié)果表明，所設(shè)計(jì)的接口控制器能夠?qū)崿F(xiàn)預(yù)定功能。
　　 2.提出一種二同構(gòu)模型對電路結(jié)構(gòu)進(jìn)行描述，并基于該模型實(shí)現(xiàn)了一種集成電路規(guī)律性快速提取方法。通過對兩兩相連的標(biāo)準(zhǔn)單元進(jìn)行特征提取比較并產(chǎn)生二同構(gòu)子電路，對出現(xiàn)頻數(shù)較高的二同構(gòu)子電路進(jìn)行擴(kuò)展產(chǎn)生電路結(jié)構(gòu)模板，

3、進(jìn)而提取所有與該模板相似的電路結(jié)構(gòu)。在算法運(yùn)行過程中，通過不斷的刪除已經(jīng)匹配的頂點(diǎn)，可加快程序運(yùn)行的速度。實(shí)驗(yàn)表明，利用基于二同構(gòu)擴(kuò)展模型的集成電路規(guī)律性提取算法能夠使對電路中規(guī)律性結(jié)構(gòu)進(jìn)行提取時(shí)有的放矢，最大限度地保證了重復(fù)出現(xiàn)次數(shù)最多的結(jié)構(gòu)得到優(yōu)先提取。
　　 3.針對數(shù)字集成電路規(guī)律性提取算法復(fù)雜度過高的問題，提出一種逐級對根節(jié)點(diǎn)進(jìn)行分類的小規(guī)模頻繁子電路的預(yù)提取算法?SFSE算法。通過對頻繁邊的直接擴(kuò)展，實(shí)現(xiàn)了小規(guī)模頻繁

4、子電路的快速提??；利用門級電路中小規(guī)模頻繁子電路與大規(guī)模頻繁子電路間的結(jié)構(gòu)依賴性，解決了候選子電路生成時(shí)根節(jié)點(diǎn)組合爆炸的問題。實(shí)驗(yàn)結(jié)果表明，該算法能夠降低根節(jié)點(diǎn)的數(shù)量，使支持度高的候選子電路得到優(yōu)先提取，并顯著地減少了規(guī)律性提取的時(shí)間。該工作將數(shù)據(jù)挖掘方法應(yīng)用到門級集成電路的規(guī)律性提取中，為門級集成電路規(guī)律性的自動化提取開辟了新的研究思路。
　　 4.將數(shù)據(jù)挖掘方法用于數(shù)字集成電路規(guī)律性提取，提出了鏈狀和扇形兩種結(jié)構(gòu)模板的規(guī)律性

5、提取算法。采用壓縮式存儲及刪除緩沖器結(jié)構(gòu)等方法，降低了電路的存儲空間。建立順序相關(guān)邊權(quán)值模型，將復(fù)雜的子電路的同構(gòu)搜索轉(zhuǎn)化為邊權(quán)值序列的匹配問題。模板擴(kuò)展過程利用剪枝策略刪除非頻繁子電路，提高了規(guī)律性提取效率。將模板的產(chǎn)生與子電路的同構(gòu)搜索過程合并，簡化了規(guī)律性提取流程。有效解決了大規(guī)模集成電路中規(guī)則性提取復(fù)雜度過高的問題。實(shí)驗(yàn)證明，與傳統(tǒng)的規(guī)律性提取算法相比，基于扇形和鏈狀模板的規(guī)律性提取算法，不僅能夠降低規(guī)律性提取的時(shí)間，而且能夠得

6、到更好的規(guī)律性提取結(jié)果，同時(shí)還能作為一種規(guī)律性預(yù)提取算法對傳統(tǒng)的規(guī)律性提取算法進(jìn)行優(yōu)化。
　　 5.提出一種基于頻繁模式挖掘的門級數(shù)字集成電路自動化分析流程，解決了傳統(tǒng)數(shù)字集成電路手工分析整理效率低下的問題。提出了基于EDIF文件的電路結(jié)構(gòu)自動顯示方法，規(guī)范了標(biāo)準(zhǔn)單元排布方法，提出了一系列基本結(jié)構(gòu)及特殊功能結(jié)構(gòu)的提取和識別方法，同時(shí)建立了計(jì)數(shù)器和有限狀態(tài)機(jī)的結(jié)構(gòu)模型。最后通過對一款32位定制指令集處理器及Strong ARM的D