具有遠(yuǎn)程高速通訊功能的電阻層析成像系統(tǒng)設(shè)計(jì).pdf

1、電阻層析成像技術(shù)(Electrical Resistance Tomography，簡(jiǎn)稱ERT)是一種基于電學(xué)敏感原理的過程參數(shù)檢測(cè)技術(shù)，具有工作原理和結(jié)構(gòu)簡(jiǎn)單、響應(yīng)速度快、可實(shí)現(xiàn)可視化測(cè)試的特點(diǎn)，適用于工業(yè)生產(chǎn)中封閉管道和容器設(shè)備的過程狀態(tài)和參數(shù)的檢測(cè)。已有ERT系統(tǒng)數(shù)據(jù)的采集和處理均采用本地一體化模式，不具有遠(yuǎn)程數(shù)據(jù)通信功能，無法與工業(yè)控制系統(tǒng)相連接，限制了其在實(shí)際工業(yè)過程中的應(yīng)用。
　　針對(duì)上述問題，提出了一種具有遠(yuǎn)程高速通

2、訊功能的電阻層析成像系統(tǒng)，應(yīng)用現(xiàn)場(chǎng)可編程邏輯門陣列（Field Programmable Gate Array，簡(jiǎn)稱FPGA）作為主控芯片實(shí)現(xiàn)了系統(tǒng)方案設(shè)計(jì)。
　　課題包括以下四方面工作:
　　(1)針對(duì)多相流遠(yuǎn)距離可視化測(cè)試問題，使ERT系統(tǒng)更適用于工業(yè)應(yīng)用。設(shè)計(jì)了一種現(xiàn)場(chǎng)單元和主控單元異地互連的ERT系統(tǒng)方案，分別確定系統(tǒng)現(xiàn)場(chǎng)單元、主控單元及通訊功能的實(shí)現(xiàn)方案。
　　(2)針對(duì)系統(tǒng)遠(yuǎn)程高速通訊要求，基于FPGA內(nèi)部

3、集成的高速串行收發(fā)器設(shè)計(jì)光纖傳輸電路。并在FPGA內(nèi)部設(shè)計(jì)基于AXI4-stream Aurora的高速傳輸協(xié)議邏輯，實(shí)現(xiàn)系統(tǒng)光纖傳輸功能設(shè)計(jì)，實(shí)現(xiàn)了系統(tǒng)的遠(yuǎn)程高速數(shù)據(jù)傳輸。
　　(3)基于系統(tǒng)方案，完成現(xiàn)場(chǎng)單元激勵(lì)采集電路以及主控單元CPCI接口電路的設(shè)計(jì)，結(jié)合光纖傳輸電路實(shí)現(xiàn)系統(tǒng)現(xiàn)場(chǎng)單元和主控單元模塊硬件結(jié)構(gòu)的設(shè)計(jì)?；谟布Y(jié)構(gòu)，設(shè)計(jì)現(xiàn)場(chǎng)單元和主控單元包括芯片控制、數(shù)字化信號(hào)處理、異步緩存、CPCI控制等FPGA邏輯功能模塊，