PolSK-OCDM系統(tǒng)碼字同步模塊的研制.pdf

1、偏振鍵控光碼分復(fù)用(PolSK-OCDM)系統(tǒng)是近年來提出的一種新型OCDM系統(tǒng),與傳統(tǒng)技術(shù)相比具有一系列突出特點。本文針對PolSK-OCDM系統(tǒng)進行討論,給出了碼字同步方案,并基于FPGA進行了碼字同步模塊的研制。
　　 第一章首先介紹了OCDM技術(shù)的原理、分類、應(yīng)用以及發(fā)展歷史與現(xiàn)狀。然后特別對PolSK-OCDM系統(tǒng)進行了介紹,說明了該系統(tǒng)偏振編碼與碼字同步的關(guān)系,提出了碼字同步問題的重要性。
　　 第二章主要討

2、論了同步問題涉及的一系列理論知識。首先解釋了PolSK-OCDM系統(tǒng)碼字同步模塊的重要作用,說明了作為地址碼的m序列具有良好的相關(guān)特性。然后重點討論了地址碼同步的理論知識,分析對比了主要的同步捕獲算法(滑動相關(guān)和匹配濾波器)以及主要的同步跟蹤算法(延遲鎖定環(huán)和τ抖動環(huán)),為同步模塊的設(shè)計提供了理論依據(jù)。
　　 第三章是本文的重點內(nèi)容,詳細分析介紹了碼字同步模塊的邏輯設(shè)計過程和結(jié)果。首先介紹了FPGA芯片XC3S400的性能參數(shù),

3、敘述了以其為核心的硬件開發(fā)板的組成結(jié)構(gòu)與制作過程。然后給出了碼字同步模塊的頂層設(shè)計方案和性能指標,并且詳細分析了各子模塊的邏輯設(shè)計思想、關(guān)鍵代碼、電路連接和仿真結(jié)果。該方案根據(jù)自頂向下和模塊化的原則,利用 Verilog HDL基于FPGA進行邏輯開發(fā),以匹配濾波器和延遲鎖定環(huán)的設(shè)計思想實現(xiàn)碼字同步功能。最后,敘述了同步模塊的硬件測試過程。測試結(jié)果證明了該模塊的碼元速率達到19.44Mbit/s,同步精度小于1/4碼元,成功實現(xiàn)了碼字同