基于片上系統(tǒng)的仲裁算法和接口電路研究.pdf

1、隨著集成電路產(chǎn)業(yè)高速發(fā)展,微電子發(fā)展進(jìn)入SoC(System-on-Chip)設(shè)計(jì)階段。SoC是一種在單核上集成微處理器、邏輯存儲(chǔ)單元、DSP等眾多模塊的技術(shù)。隨著半導(dǎo)體制造技術(shù)的發(fā)展,集成在單個(gè)SoC上的IP(Intellectual Properties)核和資源越來越多,這使基于總線的通訊方式越來越重要。但是在SoC中各個(gè)主設(shè)備有不同的實(shí)時(shí)性和帶寬要求,它們競爭實(shí)用片上系統(tǒng)總線。現(xiàn)有的仲裁算法很難同時(shí)滿足這兩方面的要求,因此本文提

2、出一種同時(shí)滿足這兩方面要求的仲裁算法并在Xinlix的Viretex5上進(jìn)行了驗(yàn)證。結(jié)果表明,提出的仲裁算法與固權(quán)算法(Static Priority),輪詢算法(Round-Robin)和彩票算法(Lottery)相比能同時(shí)滿足實(shí)時(shí)性和帶寬要求,同時(shí)功耗僅有較少的增加。另外,隨著集成電路的規(guī)模不斷增大,同步電路的設(shè)計(jì)方法不論在設(shè)計(jì)中,還是在應(yīng)用和制造上都表現(xiàn)出其自身的無法避免的缺陷。GALS(globally asynchronous

3、 locally synchronous)設(shè)計(jì)方法應(yīng)運(yùn)而生,它是對(duì)同步電路設(shè)計(jì)方法的一種拓展。由于其潛在的優(yōu)勢,這種方法已經(jīng)成為現(xiàn)在SoC的主流研究方向。在這種方法中,同步電路設(shè)計(jì)方法是基礎(chǔ),異步電路設(shè)計(jì)方式用來解決各個(gè)模塊之間的互連,以此達(dá)到同時(shí)利用同異步電路的優(yōu)勢。但是同步電路和異步電路從根本上來講是兩種不同形式的電路。在同步電路中,時(shí)鐘作為數(shù)據(jù)處理的參考,編碼格式采用二進(jìn)制。但是在異步電路沒有全局時(shí)鐘,因此需要握手信號(hào)實(shí)現(xiàn)各個(gè)模塊