版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、SOI器件和電路具有良好的抗單粒子效應(yīng)和瞬時(shí)輻照效應(yīng)的性能,被廣泛地應(yīng)用于各種抗輻射領(lǐng)域。但是埋氧層的存在使得SOI技術(shù)的輻照效應(yīng)更加復(fù)雜,如何提高其抗輻照性能成為研究重點(diǎn)。
本文通過(guò)實(shí)驗(yàn)研究了0.8μm PD SOI PMOSFET經(jīng)過(guò)60Coγ射線輻照后的總劑量效應(yīng),分析了溝道長(zhǎng)度對(duì)器件輻照效應(yīng)的影響。實(shí)驗(yàn)研究結(jié)果表明:在輻照的總劑量相同時(shí),短溝道SOI器件的閾值電壓負(fù)向漂移量比長(zhǎng)溝道SOI器件大,最大跨導(dǎo)退化的更加明顯。
2、通過(guò)亞閾值分離技術(shù)分析得到,氧化物陷阱電荷是引起閾值電壓漂移的主要因素。與長(zhǎng)溝道SOI器件相比,短溝道SOI器件輻照感生的界面陷阱電荷更多。輻照引起閾值電壓的負(fù)向漂移和遷移率的降低使短溝道器件的輸出電流減小的更多。
通過(guò)ISE-TCAD軟件模擬總劑量效應(yīng)對(duì)傳統(tǒng)反相器以及抗輻照反相器單元電路的影響。仿真結(jié)果表明,經(jīng)過(guò)加固設(shè)計(jì)的反相器在經(jīng)受1000krad(Si)的輻照后,輸出還能保持“高”電平。此外,利用ISE-TCAD和HSP
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- SOI器件的輻照效應(yīng)及電路加固技術(shù)的研究.pdf
- 基于SOI工藝MOS器件的輻照效應(yīng)研究.pdf
- SOI器件總劑量輻射效應(yīng)及其背柵加固技術(shù)研究.pdf
- SOI CMOS器件的總劑量輻射效應(yīng)模擬及其加固設(shè)計(jì).pdf
- VDMOS單粒子效應(yīng)與加固技術(shù)研究.pdf
- SOI器件的物理效應(yīng)模擬及其抗總劑量輻射加固技術(shù)的研究.pdf
- SOI PDP掃描驅(qū)動(dòng)電路設(shè)計(jì).pdf
- SOI FinFET器件與組合邏輯電路單粒子效應(yīng)研究.pdf
- SOI SiGe HDTMOS器件及電路研究.pdf
- 協(xié)同緩解電路NBTI效應(yīng)與泄漏功耗技術(shù)研究.pdf
- 基于SOI的高壓開(kāi)關(guān)集成電路設(shè)計(jì).pdf
- 抗輻射加固SOI CMOS工藝技術(shù)及器件研究.pdf
- 電光效應(yīng)與電光器件設(shè)計(jì).pdf
- Doherty技術(shù)研究及電路設(shè)計(jì).pdf
- SOI高壓集成電路的隔離技術(shù)研究.pdf
- MOS器件的HPM輻照效應(yīng)研究.pdf
- SOI-LDMOS器件的自熱效應(yīng)研究.pdf
- 電路設(shè)計(jì)及emc器件選擇
- 《典型光電成像器件電路設(shè)計(jì)》
- OTP邏輯陣列電路設(shè)計(jì)技術(shù)研究.pdf
評(píng)論
0/150
提交評(píng)論