基于JTAG標(biāo)準(zhǔn)的邊界掃描測(cè)試技術(shù)的分析與研究.pdf

1、隨著電子電路技術(shù)的日新月異的更新,集成電路芯片越來(lái)越復(fù)雜,使用傳統(tǒng)的萬(wàn)用表測(cè)試硬件電路越來(lái)越無(wú)法滿足如今大規(guī)模集成電路故障芯片的測(cè)試需求。如何彌補(bǔ)傳統(tǒng)測(cè)試的缺陷,為復(fù)雜的集成電路提供高效的測(cè)試方法已經(jīng)成為當(dāng)前電路測(cè)試領(lǐng)域的相關(guān)研究課題之一。
　　基于IEEE1149.1國(guó)際標(biāo)準(zhǔn)的JTAG測(cè)試技術(shù)是由著名的國(guó)際測(cè)試行為組織所規(guī)定的一種全新的集成電路測(cè)試方法,它的提出為復(fù)雜電路的測(cè)試定義了一個(gè)標(biāo)準(zhǔn)的接口。本文主要工作內(nèi)容就是在分析和研

2、究基于JTAG標(biāo)準(zhǔn)的邊界掃描測(cè)試技術(shù)的基礎(chǔ)之上,實(shí)現(xiàn)對(duì)其的設(shè)計(jì)與實(shí)現(xiàn)。文中首先介紹了可測(cè)性設(shè)計(jì)的基本概念,并詳細(xì)介紹了邊界掃描技術(shù)的基本思想和實(shí)現(xiàn)原理,邊界掃描測(cè)試是以IEEE1149.1國(guó)際標(biāo)準(zhǔn)為基礎(chǔ)實(shí)現(xiàn)對(duì)芯片外圍引腳的準(zhǔn)確測(cè)試。該標(biāo)準(zhǔn)一共有2個(gè)主要的組成部分,第一部分是規(guī)定了邊界掃描標(biāo)準(zhǔn)的基本結(jié)構(gòu)IEEE1149.1-A,第二部分是定義邊界掃描描述語(yǔ)言BSDL的IEEE1149.1-B。接著重點(diǎn)介紹了邊界掃描測(cè)試的設(shè)計(jì)與實(shí)現(xiàn),主要包