SNRimp技術(shù)研究與實現(xiàn).pdf

1、在模數(shù)轉(zhuǎn)換器中，模數(shù)轉(zhuǎn)換器(ADC，Analog Digital Converter)的精度和速度一直是系統(tǒng)性能的關(guān)鍵指標，隨著各項應(yīng)用與需求的高速發(fā)展，模數(shù)轉(zhuǎn)換器也在不斷的追求著更快的速度和和更高的精度。采樣數(shù)據(jù)經(jīng)過信噪比提升系統(tǒng)的處理，可以用較少的數(shù)據(jù)位數(shù)，在一定的帶寬內(nèi)，達到與高數(shù)位數(shù)據(jù)相同的信噪比(SNR，Signal Noise Ratio)，對于通信接收機等應(yīng)用系統(tǒng)具有重要的意義。
　　本文首先分析了低數(shù)位條件下信噪比

2、提升技術(shù)的工作原理，給出了低數(shù)位條件下信噪比提升系統(tǒng)的實現(xiàn)方案和數(shù)學(xué)模型:然后基于MATLAB環(huán)境，搭建了低數(shù)位條件下信噪比提升系統(tǒng)的仿真平臺，利用該仿真平臺，結(jié)合理論和實測數(shù)據(jù)，在各種濾波器結(jié)構(gòu)下對系統(tǒng)進行了大量的驗證優(yōu)化工作:通過模型仿真，解決了理論推導(dǎo)的線性假設(shè)與實際模型的非線性之間的差異性，尋找到實用的系統(tǒng)設(shè)計解決方案;之后，運用非均勻零點法，根據(jù)不同應(yīng)用場景的需求，在250MSps采樣率下，實現(xiàn)了具有四種不同帶寬的、針對14b

3、itADC的濾波器模型，其中包括llbit輸出90MHz帶寬、9bit輸出40MHz帶寬、9bit輸出75MHz帶寬模型，并創(chuàng)新性的實現(xiàn)了一種應(yīng)用于雙基帶傳輸?shù)碾p45MHz帶寬模型，如果只要求25％的信號帶寬，那么可以實現(xiàn)從14bit到6bit的壓縮級別。
　　接下來，在FPGA硬件平臺中，利用硬件描述語言Verilog，實現(xiàn)了系統(tǒng)的硬件結(jié)構(gòu)。在FPGA設(shè)計中，通過零延遲高速FIR濾波器結(jié)構(gòu)，解決了硬件反饋環(huán)路中的系統(tǒng)時延難題;通