基于FPGA的嵌入式視覺檢測系統(tǒng)及IP核設計.pdf

1、隨著計算機視覺和集成電路等技術的飛速的發(fā)展,已經(jīng)出現(xiàn)了一種新的檢測技術——基于計算機視覺的圖像檢測技術。由于在檢測過程中要求實時處理的數(shù)據(jù)量大、處理實時性要求高、且常常包含有諸如分割、檢測、標記、識別等比較復雜的算法,因此通常都采用多處理器架構的嵌入式實時系統(tǒng)來完成。隨著人們對系統(tǒng)集成度要求的不斷提高,同時FPGA的性能和集成度大大的提高,用FPGA來處理數(shù)字信號可以很好的解決數(shù)據(jù)量大、處理速度不匹配、可靠性低及精度小等問題,并能很好協(xié)

2、調(diào)并行性與順序性的矛盾。本文基于SOPC技術,以Xilinx FPGA為開發(fā)平臺,在單個芯片上設計了一個嵌入式視覺檢測系統(tǒng),集圖像處理算法、嵌入式技術和多處理器并行處理技術為一體,實現(xiàn)了視頻圖像的實時采集,圖像檢測的加速處理。主要完成的內(nèi)容有:
　　 1.根據(jù)視頻標準,采用Xilinx EDK.設計一個基于IPIF接口的視頻采集IP核；上層軟件通過總線接口實現(xiàn)對IP核的控制并以DMA的方式從標準視頻流中實時獲取圖像信息。

3、　　 2.通過對基于模板計算的預處理理論的分析,設計一個以Xilinx DSP48單元為基礎的圖像預處理模板計算IP核,實現(xiàn)對圖像濾波、銳化和邊緣檢測等基于模板運算算法的快速處理,IP核基于FSL接口以協(xié)處理器的方式接入系統(tǒng),提供高速的模板運算,并支持最大為5X5的模板。
　　 3.根據(jù)小波變換的理論,研究了一個基于有限沖擊響應濾波器(FIR)的小波檢測加速處理IP核,對小波分解和重構進行實時處理。小波加速IP核作為協(xié)處理器計