基于dsp的兩級(jí)cache低功耗研究與實(shí)現(xiàn).pdf

1、學(xué)位論文獨(dú)創(chuàng)性聲明學(xué)位論文獨(dú)創(chuàng)性聲明本人聲明所呈交的學(xué)位論文是本人在導(dǎo)師指導(dǎo)下進(jìn)行的研究工作及取得的研究成果。據(jù)我所知，除了文中特別加以標(biāo)注和致謝的地方外，論文中不包含其它人已經(jīng)發(fā)表或撰寫(xiě)過(guò)的研究成果，也不包含為獲得南昌大學(xué)或其它教育機(jī)構(gòu)的學(xué)位或證書(shū)而使用過(guò)的材料。與我一同工作的同志對(duì)本研究所做的任何貢獻(xiàn)均已在論文中作了明確的說(shuō)明并表示謝意。學(xué)位論文作者簽名(手寫(xiě))：4勺汐&簽字日期：山口組年擴(kuò)月乙白學(xué)位論文版權(quán)使用授權(quán)書(shū)本學(xué)位論文作者

2、完全了解南昌大學(xué)有關(guān)保留、使用學(xué)位論文的規(guī)定，有權(quán)保留并向國(guó)家有關(guān)部門(mén)或機(jī)構(gòu)送交論文的復(fù)印件和磁盤(pán)，允許論文被查閱和借閱。本人授權(quán)南昌大學(xué)可以將學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫(kù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存、匯編本學(xué)位論文。同時(shí)授權(quán)中國(guó)科學(xué)技術(shù)信息研究所將本學(xué)位論文收錄到《中國(guó)學(xué)位論文全文數(shù)據(jù)庫(kù)》，并通過(guò)網(wǎng)絡(luò)向社會(huì)公眾提供信息服務(wù)。(保密的學(xué)位論文在解密后適用本授權(quán)書(shū))學(xué)位論文作者簽名c手寫(xiě)，球∥緩導(dǎo)師簽名。手寫(xiě)

3、，：歸丟再鄱，【f簽字日期：夕時(shí)f眸期枷簽字日期：沙協(xié)年5月可6日摘要摘要DSP(digitalsignalprocessor)，是一種高速處理數(shù)字信號(hào)的微處理器。工作原理是把接收到的模擬信號(hào)，轉(zhuǎn)化成數(shù)字信號(hào)，再對(duì)數(shù)字信號(hào)進(jìn)行一系列處理(如削弱，加強(qiáng)，刪除)，最后再把數(shù)字信號(hào)解譯回模擬信號(hào)或具體環(huán)境。DSP己在交通、航空、網(wǎng)絡(luò)醫(yī)療等各個(gè)領(lǐng)域得到了廣泛的應(yīng)用。然后隨著集成電路不斷飛躍前進(jìn)，其處理速度越來(lái)越快，工藝不斷提高，集成度越來(lái)越大，

4、而相對(duì)于微處理器而言，存儲(chǔ)器讀寫(xiě)速度的緩慢提高，兩者之間的速度差距越來(lái)越大，以至于存儲(chǔ)器的笨拙，嚴(yán)重導(dǎo)致了瓶頸問(wèn)題的產(chǎn)生，從而制約著系統(tǒng)整體性能的提高。在微處理器和和存儲(chǔ)器之間加入一個(gè)容量小但速度快的高速緩存(Cache)能有效解決此問(wèn)題。本文的主要研究工作是設(shè)計(jì)并實(shí)現(xiàn)一款DSP芯片的二級(jí)低功耗高速緩存。通過(guò)深入學(xué)習(xí)G1000的體系結(jié)構(gòu)和片內(nèi)兩級(jí)存儲(chǔ)結(jié)構(gòu)，研究了現(xiàn)代Cache的相關(guān)設(shè)計(jì)技術(shù)和低功耗理論，完成了兩級(jí)低功耗高速緩存(Cach

5、e)的設(shè)計(jì)與實(shí)現(xiàn)。其中，一級(jí)Cache采用哈佛結(jié)構(gòu)，把指令和數(shù)據(jù)分開(kāi)，即一級(jí)指令Cache(L1P)齊D一級(jí)數(shù)據(jù)Cache(LID)，對(duì)LIP而言，GPU只能對(duì)其進(jìn)行讀操作，沒(méi)有修改的權(quán)限；而對(duì)L1D，CPU采用兩組讀寫(xiě)通路對(duì)其訪(fǎng)問(wèn)，LID模塊的組織結(jié)構(gòu)為二組相聯(lián)映射結(jié)構(gòu)，采用偽LRU替換策略和寫(xiě)回的寫(xiě)策略，這種設(shè)計(jì)思路可有效提高了Cache命中率，提高讀寫(xiě)速度；L2為二級(jí)cache，采用普林斯頓結(jié)構(gòu)，即指令和數(shù)據(jù)可以混合存放在一起，動(dòng)

6、態(tài)有效地分配存儲(chǔ)空間，可在不增加容量的情況下提高命中率，為保證數(shù)據(jù)的一致性，利用Snoop查詢(xún)請(qǐng)求來(lái)維護(hù)LID、L1P與L2數(shù)據(jù)一致性。為降低Cache的功耗，本設(shè)計(jì)采用了基于偽LRU和Valid位的組預(yù)測(cè)算法和基于時(shí)間戳監(jiān)控的可重構(gòu)算法。最后對(duì)設(shè)計(jì)綜合優(yōu)化，系統(tǒng)仿真，上板調(diào)試，兩級(jí)Cache控制器很好的完成了其在整個(gè)芯片中的所承擔(dān)的功能。本文的創(chuàng)新之處：Cache設(shè)計(jì)中常用的替換算法，提出了偽LRU替換算法，該算法是基于最近最少使用算