微處理器電快速瞬變脈沖群測試方法與防護(hù)技術(shù)研究.pdf

1、作為現(xiàn)代電子系統(tǒng)的核心，微處理器往往在電子系統(tǒng)的電磁兼容中扮演著重要角色。隨著集成電路制造工藝的不斷進(jìn)步，特征尺寸的不斷減小，微處理器的工作頻率和集成度越來越高、工作電壓越來越低，對外界電磁干擾越來越敏感。出于系統(tǒng)設(shè)計(jì)人員對集成電路電磁兼容性的要求，迫切的需要研究微處理器電快速瞬變脈沖群（EFT）測試方法來衡量微處理器對EFT干擾的抗擾度性能，并開展相應(yīng)的微處理器片上EFT防護(hù)設(shè)計(jì)研究以提高微處理器的EFT抗擾度。本文正是針對這種需求，

2、在分析系統(tǒng)級EFT測試方法和總結(jié)現(xiàn)有集成電路瞬態(tài)抗擾度測試方案的基礎(chǔ)上，實(shí)現(xiàn)了一種微處理器EFT測試方法，并對相應(yīng)的微處理器片上EFT防護(hù)設(shè)計(jì)的Trigger電路展開了研究。
　　第一部分實(shí)現(xiàn)了一種微處理器EFT測試方法。首先對系統(tǒng)級EFT測試方法展開研究，分析了系統(tǒng)級EFT干擾對微處理器的危害及其作用機(jī)理。然后對目前集成電路級瞬態(tài)脈沖抗擾度測試的幾種可行方案進(jìn)行分析與對比。最后確定了本文所采用的方案，從測試環(huán)境設(shè)置、測試硬件設(shè)計(jì)

3、、測試軟件設(shè)計(jì)以及測試流程等幾方面進(jìn)行了詳細(xì)論述。
　　第二部分通過測試案例對測試方法的性能展開研究。主要選取了一款微處理器芯片進(jìn)行了實(shí)際測試，通過對測試案例結(jié)果的分析，總結(jié)了測試過程中發(fā)現(xiàn)的問題，對微處理器EFT測試過程中出現(xiàn)的幾種失效模式及機(jī)理進(jìn)行了相應(yīng)的研究，并通過實(shí)驗(yàn)對測試結(jié)果的重復(fù)性和重現(xiàn)性問題進(jìn)行了深入研究。
　　第三部分對微處理器片上EFT防護(hù)設(shè)計(jì)的Trigger電路展開了研究。根據(jù)對EFT防護(hù)電路性能要求的分