基于FPGA的掃描控制器仿真與設(shè)計(jì).pdf

1、隨著人們?nèi)粘Ｉ钏降牟粩嗵岣?，高科技電子產(chǎn)品深入人心，這又促使集成電路行業(yè)飛速發(fā)展。僅從芯片的集成度上來(lái)看，目前的芯片上晶體管的數(shù)量已經(jīng)數(shù)以億計(jì)，而加工工藝也逐漸從微米量級(jí)，迅速發(fā)展為超深亞微米級(jí)(VDSM)。隨之而來(lái)的，是對(duì)芯片測(cè)試技術(shù)的進(jìn)一步挑戰(zhàn)。其主要原因之一是由于芯片制作的高精度化，從而導(dǎo)致對(duì)芯片進(jìn)行互聯(lián)測(cè)試時(shí)難度加大。其二，由于應(yīng)用傳統(tǒng)的物理探針已經(jīng)測(cè)試不到芯片內(nèi)部的節(jié)點(diǎn)，所以這種傳統(tǒng)的測(cè)試方法已經(jīng)滿足不了目前較復(fù)雜的電路板

2、進(jìn)行測(cè)試。由于邊界掃描技術(shù)彌補(bǔ)了傳統(tǒng)電路測(cè)試的不足，而致使其被廣大測(cè)試技術(shù)人員所應(yīng)用。
　　 本文在對(duì)可測(cè)性設(shè)計(jì)方法深入研究之后，采用邊界掃描法設(shè)計(jì)了一種邊界掃描控制器，由于該方法具有針對(duì)數(shù)字電路芯片專用的特性，可以精確的測(cè)試出被測(cè)電路內(nèi)部的部件是否存在問(wèn)題，并可以測(cè)試其內(nèi)部各部件的互聯(lián)是否出現(xiàn)問(wèn)題。經(jīng)過(guò)研究被測(cè)電路的功能和結(jié)構(gòu)，確定了針對(duì)該被測(cè)電路的專用邊界掃描控制器整體設(shè)計(jì)方案。
　　 本文所做的主要工作和具體研究?jī)?nèi)