版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、700 V高壓BCD工藝是近幾年國(guó)內(nèi)外晶圓生產(chǎn)廠重點(diǎn)開(kāi)發(fā)的工藝平臺(tái),其廣泛應(yīng)用于模擬 IC(集成電路)中的電源管理、電機(jī)驅(qū)動(dòng)、汽車(chē)電子和工業(yè)控制等領(lǐng)域。相比于傳統(tǒng)設(shè)計(jì)方案所采用的控制芯片加分立功率管的“二合一”方式,700 V BCD工藝通常具有低成本、易封裝、易設(shè)計(jì)和芯片外圍更精簡(jiǎn)等優(yōu)勢(shì)。高壓BCD工藝中的核心器件按應(yīng)用可分為高壓開(kāi)關(guān)功率管和高壓?jiǎn)?dòng)功率管。其中高壓開(kāi)關(guān)功率管通常采用高壓 LDMOS(Lateral Double–di
2、ffused MOS),在保持高耐壓的同時(shí)減小其比導(dǎo)通電阻 Ron,sp(導(dǎo)通電阻×面積)是其主要研究方向。RESURF(降低表面電場(chǎng))技術(shù)是高壓LDMOS的核心技術(shù),國(guó)內(nèi)外的相關(guān)研究主要圍繞著Double RESURF技術(shù)、Triple RESURF技術(shù)以及超結(jié)(Super Junction)技術(shù)進(jìn)行,通過(guò)各種結(jié)構(gòu)的變形優(yōu)化器件的擊穿電壓和比導(dǎo)通電阻。高壓?jiǎn)?dòng)器件普遍使用高壓JFET(結(jié)型場(chǎng)效應(yīng)晶體管),其主要研究方向?yàn)椋涸讷@得高耐壓
3、的前提下追求較小的夾斷電壓(也稱(chēng)關(guān)斷電壓)和低漏誘生勢(shì)壘降低(DIBL)效應(yīng)。
本文的主要?jiǎng)?chuàng)新點(diǎn)針對(duì)兩類(lèi)高壓場(chǎng)控功率器件,包括:首先,提出了一類(lèi)700 V超低比導(dǎo)通電阻的雙p埋層(DB)雙通道nLDMOS(DB-nLDMOS),包括源端非隔離型(NISO)與隔離型(ISO)兩種結(jié)構(gòu)。針對(duì)這類(lèi)結(jié)構(gòu),提出了一個(gè)導(dǎo)通電阻解析模型,提出了導(dǎo)通電阻優(yōu)化技術(shù)和源端自隔離技術(shù)。其次,提出了一類(lèi)700 V低夾斷電壓的nJFET,包括兩種結(jié)構(gòu)的
4、700 V nJFET。同時(shí)提出了一種獲得低夾斷電壓、低DIBL效應(yīng)的關(guān)鍵技術(shù)。本文的主要工作如下:
第一,提出了超低比導(dǎo)通電阻的700 V NISO DB-nLDMOS和 ISO DB-nLDMOS。首先,通過(guò)推導(dǎo)器件在深線性區(qū)的導(dǎo)通電阻解析模型找出了優(yōu)化Ron,sp的方向。接著,引入一種降低器件Ron,sp的關(guān)鍵技術(shù),包括兩方面:一是在工藝上限制P埋層注入后長(zhǎng)時(shí)間的高溫?zé)犷A(yù)算,二是從結(jié)構(gòu)上優(yōu)化器件的Neck(雙P埋層之間及
5、上方的漂移區(qū))區(qū)域的尺寸。這兩項(xiàng)導(dǎo)通電阻優(yōu)化技術(shù)使非隔離型和隔離型結(jié)構(gòu)分別獲得了800 V和780 V的擊穿電壓、11.5?·mm2和11.2?·mm2的比導(dǎo)通電阻,這是截止論文發(fā)表時(shí)已報(bào)道過(guò)的同類(lèi)技術(shù)中的最優(yōu)值。此外 ISO DB-nLDMOS引入了一種高壓LDMOS自隔離技術(shù),即通過(guò)分離地注入N阱漂移區(qū),再通過(guò)橫擴(kuò)后連接使其在Neck區(qū)域的漂移區(qū)擁有較低的漂移區(qū)濃度,抑制了鳥(niǎo)嘴下方電場(chǎng)隨漏源電壓增加而迅速聚集的效應(yīng),從而獲得了源端可
6、浮動(dòng)的高的擊穿電壓。
第二,提出低夾斷電壓700 V nJFET。其中包括雙埋層Triple RESURF n型JFET(DB-nJFET)和薄溝道Triple RESURF n型JFET(TCT-nJFET)。兩種結(jié)構(gòu)均采用一種獲得低夾斷電壓、低DIBL效應(yīng)的關(guān)鍵技術(shù),即在不增加額外層次前提下,在JFET溝道區(qū)引入p型層以降低溝道厚度,這樣帶來(lái)的好處是:增加了柵源電壓對(duì)溝道區(qū)的控制能力,從而使器件獲得了低的夾斷電壓和低的DI
7、BL效應(yīng)。實(shí)驗(yàn)結(jié)果顯示在漏端電壓為500 V時(shí),DB-nJFET獲得了30 V的夾斷電壓,5.7%的DIBL靈敏度和2.6 mA的飽和電流;TCT-nJFET獲得了24 V的夾斷電壓,3.5%的DIBL靈敏度和2.3 mA的飽和電流。此外這兩種結(jié)構(gòu)均獲得了800 V的關(guān)態(tài)擊穿電壓和650 V左右的開(kāi)態(tài)擊穿電壓。與傳統(tǒng)結(jié)構(gòu)相比,這兩種結(jié)構(gòu)均具有低夾斷電壓、低DIBL效應(yīng)、高耐壓和大的飽和電流等特點(diǎn)。在前述兩種高壓JFET基礎(chǔ)上,提出了一種
8、低損耗、低成本的高壓?jiǎn)?dòng)電路,由于將700 V非獨(dú)立型 nJFET與40 V pJFET相結(jié)合,使其與傳統(tǒng)的方案相比不僅節(jié)省了大量的版圖面積,也使啟動(dòng)模塊的關(guān)斷損耗更低、關(guān)斷漏電流更加穩(wěn)定。
第三,提出了一種雙通道分段陽(yáng)極橫向絕緣柵雙極型晶體管(DSA-LIGBT)。該器件結(jié)合了傳統(tǒng)的LIGBT和Triple RESURF LDMOS的優(yōu)點(diǎn),使其獲得了低的比導(dǎo)通電阻、低的轉(zhuǎn)折電壓(VST)和快的關(guān)斷速度(Toff)。通過(guò)設(shè)計(jì)n
9、型陽(yáng)極和p型陽(yáng)極的比例及寬度來(lái)優(yōu)化比導(dǎo)通電阻和轉(zhuǎn)折電壓。實(shí)驗(yàn)結(jié)果顯示,該器件的轉(zhuǎn)折電壓只有0.9 V,且在陽(yáng)極電壓VA等于0.9 V和3 V條件下,比導(dǎo)通電阻分別只有11.7?·mm2和3.6?·mm2,在已報(bào)道的同類(lèi)型結(jié)構(gòu)中具有一定的優(yōu)勢(shì)。同時(shí)該器件也獲得了800 V的陽(yáng)極擊穿電壓和180 ns的關(guān)斷速度。
第四,通過(guò)將以上高壓器件與中低壓MOS管、BJT以及各種電阻電容等器件集成,本文提出并成功實(shí)現(xiàn)了一套先進(jìn)的0.35μm
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 700V高壓VDMOS器件設(shè)計(jì).pdf
- 700V BCD 工藝設(shè)計(jì)及器件模型參數(shù)提取.pdf
- 700V功率VDMOS設(shè)計(jì).pdf
- 基于BCD工藝的700V LDMOS設(shè)計(jì).pdf
- 700V高壓集成電路隔離結(jié)構(gòu)的設(shè)計(jì).pdf
- 700V全集成AC--DC電源芯片關(guān)鍵技術(shù)研究.pdf
- 兼容700V LDMOS的BCD工藝中若干問(wèn)題的研究.pdf
- 700V VDMOS設(shè)計(jì).pdf
- 一種700V高壓LED驅(qū)動(dòng)IC設(shè)計(jì).pdf
- SOI高壓器件及功率開(kāi)關(guān)集成電路的研究.pdf
- 智能功率集成電路及高壓功率器件可靠性研究.pdf
- 高壓BCD技術(shù)的工藝開(kāi)發(fā)和器件性能的研究.pdf
- 700v LDMOS設(shè)計(jì)中若干問(wèn)題的研究.pdf
- 基于高壓MOS功率器件的高壓集成電路的研究.pdf
- 功率集成與0.35微米bcd工藝研究
- 功率集成電路中高壓器件的設(shè)計(jì).pdf
- 音頻功率集成電路及功率器件研究.pdf
- 700V單芯片LED照明恒流驅(qū)動(dòng)電路.pdf
- 基于自隔離技術(shù)的可集成SOI高壓(-600V)器件研究.pdf
- SiC功率器件建模技術(shù)研究.pdf
評(píng)論
0/150
提交評(píng)論