基于CortexM3+ucosⅢ內(nèi)核量化分析與硬件探針系統(tǒng)設(shè)計.pdf

1、近年來,隨著半導體技術(shù)的飛速發(fā)展,通用MCU芯片的片上外設(shè)越來越多樣和復雜。速度更快、功能更強的通用MCU應用也越來越普及。在眾多的單芯片應用中,設(shè)備高度依賴眾多芯片級硬件外設(shè),導致了設(shè)備的高度復雜性。而其可靠性和安全性要求又十分高,在開發(fā)的過程中發(fā)現(xiàn),對硬件級的監(jiān)測手段幾乎沒有,導致設(shè)備在整機調(diào)試中出現(xiàn)了很多意想不到的問題,經(jīng)測試發(fā)現(xiàn)有很多都是對芯片級硬件資源不合理使用造成的。
　　本文正是針對上述問題,提出了以cortex-M

2、3內(nèi)核MCU為研究對象,基于UCOSIII為嵌入式操作系統(tǒng)并對該系統(tǒng)主要性能指標進行量化分析,以及討論硬件探針系統(tǒng)的雛形設(shè)計。主要內(nèi)容如下:
　　1.選取ST公司STM32F217為研究對象,利用ST官方評估板STM3221G-EVAL為基礎(chǔ)硬件平臺。通過在該芯片上實現(xiàn)UCOSIII移植工作,構(gòu)建對UCOSIII主要性能指標量化分析和硬件探針系統(tǒng)的基礎(chǔ)研究平臺。該平臺的建立,有利于今后在不同廠商間的MCU做相似分析工作時,僅需要修

3、改底層移植驅(qū)動軟件,對上層應用軟件不會造成影響。為硬件探針系統(tǒng)的架構(gòu)設(shè)計屏蔽了硬件的關(guān)聯(lián)性。
　　2.利用UCOSIII內(nèi)核中統(tǒng)計接口的新特性,對UCOSIII的任務創(chuàng)建,任務切換,CPU使用率等主要性能參數(shù)進行量化分析,有利于對UCOSIII內(nèi)核總體性能的基本認知,從而對硬件探針系統(tǒng)的軟件架構(gòu)設(shè)計起到有效的參考作用。
　　3.在UCOSIII平臺的基礎(chǔ)上實現(xiàn)硬件探針系統(tǒng)雛形。該系統(tǒng)從架構(gòu)上采用分層設(shè)計理念,除了硬件平臺和U