M-DSP片上環(huán)網接口的參數(shù)化設計與驗證.pdf

1、隨著數(shù)字信息處理需求的飛速增長，片上多核數(shù)字信號處理器成為高性能DSP發(fā)展的主要趨勢。片上網絡（NoC）相比傳統(tǒng)的總線連接方式具有高效的通信能力、可擴展性好、可重用性強等方面的優(yōu)勢，成為多核DSP片上互連的主要方法。其中負責NoC和節(jié)點連接的網絡接口的設計關系到系統(tǒng)的通信性能和效率，如何設計出正確、高效、可復用的片上網絡接口，成為NoC研究和設計的一個重點。本文基于國防科技大學自主研制的高性能多核數(shù)字信號處理器M-DSP片上無阻塞環(huán)形網

2、絡結構需求，設計實現(xiàn)了參數(shù)化的片上環(huán)網接口，并對其進行了充分的功能驗證。本文的主要工作如下：
　　1、在分析 M-DSP整體結構及其片上環(huán)形網絡設計需求的基礎上，針對6個DSP超節(jié)點，提出了環(huán)網接口（Ring Network Interface，RNI）總體設計方案。實現(xiàn)了基于節(jié)點位置的RN I參數(shù)設計，達到超節(jié)點環(huán)網接口的代碼復用，大幅減少了前端的設計及代碼維護和后端物理設計工作量，加速了設計流程。
　　2、根據(jù)片上環(huán)網的

3、多層次、多鏈路結構和節(jié)點訪問需求設計了數(shù)據(jù)讀、寫雙向環(huán)和單向配置環(huán)仲裁控制器，保證了環(huán)網多個數(shù)據(jù)請求的正確公平、有序傳輸。
　　3、基于M-DSP無阻塞環(huán)網結構和數(shù)據(jù)傳輸帶寬匹配需求，為數(shù)據(jù)讀寫請求、返回鏈路設計了滿足連續(xù)傳輸?shù)妮斎搿⑤敵鼍彺婵刂破?，解決了數(shù)據(jù)傳輸?shù)乃梨i和頭阻塞問題，保證了環(huán)網連續(xù)的數(shù)據(jù)傳輸性能。
　　4、基于System Verilog語言搭建模塊級驗證平臺，運用隊列、Mailbox、samphore、斷言