基于FPGA的陣列型紅外傳感讀出電路系統(tǒng)驗證.pdf

1、隨著集成電路規(guī)模和設(shè)計復(fù)雜度的增加，驗證已經(jīng)成為集成電路系統(tǒng)設(shè)計開發(fā)過程中必不可少的一項重要環(huán)節(jié)，并占據(jù)了大概70％的設(shè)計時間。由于FPGA能夠真實的模擬設(shè)計中硬件的功能，最貼近于設(shè)計，并且可以快速驗證芯片的的邏輯功能以及部分性能，特別是近些年FPGA芯片的性能不斷增強，因此FPGA原型驗證技術(shù)被越來越多的工程師所采用。在陣列型紅外讀出電路(ROIC)系統(tǒng)設(shè)計過程中，隨著陣列規(guī)模的增大，電路通常難以進行大規(guī)模系統(tǒng)級仿真，因此無法有效地評

2、估電路系統(tǒng)的功能以及性能，迫切需要開展基于FPGA的ROIC陣列電路的驗證工作。
　　本文采用FPGA原型驗證技術(shù)對ROIC電路進行硬件驗證及測試。首先，通過分析ASIC和FPGA物理架構(gòu)的不同，論文完成了ROIC電路的Verilog代碼生成以及修改移植工作，并針對FPGA難以實現(xiàn)數(shù)模混合電路的問題，本文基于FPGA中的PLL設(shè)計了一個多相高頻時鐘電路，完成ROIC電路中的模擬電路-低段TDC電路的替換工作。然后，本文對現(xiàn)有的多種

3、系統(tǒng)架構(gòu)進行分析闡述，并結(jié)合特定的設(shè)計要求，基于FPGA進行ROIC電路系統(tǒng)架構(gòu)驗證，從面積、功耗、誤碼率等方面評估系統(tǒng)架構(gòu)性能優(yōu)劣，選擇TDC局部共享型架構(gòu)作為64×64ROIC電路系統(tǒng)架構(gòu)。最后，在此基礎(chǔ)上，采用“模塊級-系統(tǒng)級”驗證方法進行64×64ROIC電路功能和關(guān)鍵性能驗證。
　　本文采用ISE軟件進行ROIC電路的FPGA實現(xiàn)和仿真驗證，并通過NEXYS4驗證平臺進行板級調(diào)試驗證。仿真驗證結(jié)果表明，原有ASIC設(shè)計具