高速大容量固態(tài)存儲(chǔ)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著科學(xué)技術(shù)的發(fā)展，裝備面臨的信號(hào)環(huán)境越來越復(fù)雜,研制周期也越來越短。在這些系統(tǒng)的研制和測(cè)試階段，一種能夠在試驗(yàn)過程中將電磁信號(hào)實(shí)時(shí)、高精度記錄下來的大容量存儲(chǔ)系統(tǒng)就變得十分必要。通過存儲(chǔ)系統(tǒng)記錄的數(shù)據(jù)，可以進(jìn)行事后分析、研究改進(jìn)算法或設(shè)計(jì)。為滿足試驗(yàn)的需求，這種存儲(chǔ)系統(tǒng)必須具備高帶寬、大容量的特點(diǎn)。
　　在項(xiàng)目需求背景下，本文分析各種要求指標(biāo)，給出系統(tǒng)的總體設(shè)計(jì)方案。以SSD固態(tài)盤為存儲(chǔ)載體，通過使用多塊SSD盤并行讀寫的方式，

2、實(shí)現(xiàn)高帶寬傳輸、大容量存儲(chǔ)的目標(biāo)；以Xilinx公司Virtex-5系列FPGA為開發(fā)平臺(tái)，實(shí)現(xiàn)SATA接口的固態(tài)盤存儲(chǔ)控制器，并通過例化多個(gè)SATA控制器的方式來實(shí)現(xiàn)簡(jiǎn)單的RAID0磁盤陣列形式；使用FPGA提供的RocketIO高速收發(fā)器硬核來實(shí)現(xiàn)數(shù)據(jù)的高速串行傳輸，一方面完成系統(tǒng)與采集模塊的外部接口，另一方面完成系統(tǒng)與固態(tài)盤之間的數(shù)據(jù)通信；采用DDR2 SDRAM存儲(chǔ)器作為系統(tǒng)的高速緩存，解決數(shù)據(jù)傳輸速度不匹配的問題。論文主要工作

3、如下：
　　1.分析研究了RocketIO高速收發(fā)器的結(jié)構(gòu)、特性，各模塊的功能與工作方式；設(shè)計(jì)實(shí)現(xiàn)高速數(shù)據(jù)傳輸功能，并完成Virtex-5 FPGA與數(shù)據(jù)采集端的Virtex-6 FPGA的通信測(cè)試。
　　2.基于SATA2.0協(xié)議，設(shè)計(jì)了由應(yīng)用層、傳輸層、鏈路層和物理層組成的SATA控制器架構(gòu)。物理層在基于RocketIO高速串行收發(fā)器通信基礎(chǔ)上，使用VHDL硬件描述語言實(shí)現(xiàn)OOB信號(hào)模塊和狀態(tài)控制模塊，并通過OOB信號(hào)與

4、固態(tài)盤建立通信鏈接；設(shè)計(jì)實(shí)現(xiàn)鏈路層中的CRC校驗(yàn)?zāi)K、擾碼模塊和收發(fā)控制模塊，實(shí)現(xiàn)了幀收發(fā)的CRC校驗(yàn)、擾碼與解擾以及通過原語交互的控制功能；設(shè)計(jì)實(shí)現(xiàn)傳輸層的幀封裝、幀解析以及狀態(tài)控制模塊，完成數(shù)據(jù)及命令的幀組裝與幀解析功能；分析研究了嵌入式總線PLB總線，通過給SATA控制器配置PLB總線接口，使之成為基于FPGA的嵌入式系統(tǒng)中用戶IP核，可以靈活被調(diào)用；介紹了嵌入式處理器PowerPC,通過高級(jí)語言實(shí)現(xiàn)命令發(fā)送的應(yīng)用層。
　　

5、3.通過MIG工具對(duì)設(shè)計(jì)的DDR2 SDRAM存儲(chǔ)器高速緩存進(jìn)行了測(cè)試，驗(yàn)證了設(shè)計(jì)的正確性。最終的存儲(chǔ)系統(tǒng)中使用MPMC對(duì)DDR2 SDRAM進(jìn)行控制。設(shè)計(jì)測(cè)試了外部接口模塊，對(duì)多路RocketIO收發(fā)器接收到的數(shù)據(jù)采集端數(shù)據(jù)進(jìn)行緩存，完成數(shù)據(jù)拼接、位寬轉(zhuǎn)換等功能，最后通過NPI接口實(shí)現(xiàn)了對(duì)MPMC的訪問。
　　4.最后，在對(duì) SATA控制器、NPI控制器、高速緩存模塊等各子模塊功能進(jìn)行了單項(xiàng)測(cè)試的基礎(chǔ)上，使用EDK工具建立基于F