40Gb-s SerDes發(fā)射芯片設(shè)計(jì).pdf

1、隨著數(shù)據(jù)傳輸速率的不斷增長，SerDes，這種用于遠(yuǎn)距離數(shù)據(jù)傳輸?shù)拇型ㄐ偶夹g(shù)正不斷拓展其應(yīng)用領(lǐng)域，從采用光通信的廣域網(wǎng)和局域網(wǎng)到采用電通信的計(jì)算機(jī)板級接口都有SerDes的身影。如今，SerDes技術(shù)已經(jīng)成為高速接口技術(shù)的主流，在各類數(shù)據(jù)通信系統(tǒng)中被廣泛采用。因此，SerDes系統(tǒng)設(shè)計(jì)受到了廣泛關(guān)注。
　　本論文采用TSMC65nm LP CMOS工藝，設(shè)計(jì)應(yīng)用于40Gb/s SerDes系統(tǒng)中的發(fā)射芯片，該芯片將四路并行輸入的

2、10Gb/s數(shù)據(jù)信號復(fù)接成一路40Gb/s的串行數(shù)據(jù)輸出，要求輸出數(shù)據(jù)的抖動小于0.1UI，輸入?yún)⒖紩r(shí)鐘的頻率為625MHz。
　　本次設(shè)計(jì)的發(fā)射芯片由復(fù)接器和鎖相環(huán)兩個模塊組成。其中復(fù)接器模塊采用了直接4∶1復(fù)接器結(jié)構(gòu)，以解決在傳統(tǒng)的高速樹型結(jié)構(gòu)復(fù)接器中時(shí)序條件難以滿足的問題。由于復(fù)接得到的數(shù)據(jù)信號速率過高，采用電阻做負(fù)載的普通差分對的帶寬不夠大，因此在復(fù)接器和輸出緩沖級均采用電感峰化技術(shù)來拓展電路的帶寬。鎖相環(huán)模塊采用了電荷泵

3、鎖相環(huán)結(jié)構(gòu)，其中:壓控振蕩器采用互補(bǔ)耦合的負(fù)阻LC-VCO結(jié)構(gòu)，以增加跨導(dǎo)且簡化諧振腔設(shè)計(jì);分頻器鏈路對速度和功耗進(jìn)行了折中考慮，在第一級采用CML邏輯的二分頻器，后四級采用TSPC結(jié)構(gòu)的二分頻器;鑒頻鑒相器電路中，對D觸發(fā)器的結(jié)構(gòu)做了適當(dāng)修改，使其不使用與門，以減小PFD固有脈沖的寬度;電荷泵中分別采用了Cascode結(jié)構(gòu)和Dummy管，以在匹配充放電電流的同時(shí)減小電荷注入和時(shí)鐘饋通的影響。
　　本文完成了整體發(fā)射芯片的電路及版