一種具有VLD終端結(jié)構(gòu)的600VVDMOS設計.pdf

1、VDMOS是新一代功率半導體器件，具有優(yōu)良的電學特性，如輸入阻抗高、驅(qū)動功率小、安全工作區(qū)寬，不僅廣泛應用在民用領(lǐng)域，而且在軍用領(lǐng)域也得到了很好的應用。VDMOS設計分為元胞區(qū)域和終端區(qū)域，終端結(jié)構(gòu)的設計通常使用場板/場限環(huán)結(jié)構(gòu)。但是使用場板/場限環(huán)結(jié)構(gòu)會使得芯片的面積大，生產(chǎn)成本高，性價比低。VLD（Variable Lateral Doping）的終端結(jié)構(gòu)與場板/場限環(huán)結(jié)構(gòu)相比大大的減小了終端長度，降低了成產(chǎn)成本，提高了性價比，是新

2、興的、先進的終端結(jié)構(gòu)。然而由于國內(nèi)的VDMOS研究起步較晚，制造工藝與技術(shù)相對落后，所以基本沒有VLD終端結(jié)構(gòu)的產(chǎn)品。因而VLD終端產(chǎn)品的研究對于國內(nèi)VLD終端產(chǎn)品以及相關(guān)產(chǎn)品的開發(fā)具有重要意義。
　　本論文在某個相關(guān)項目的基礎上，分析VLD及相關(guān)終端結(jié)構(gòu)的工作機理，并設計相對應的產(chǎn)品。主要的參數(shù)指標是：擊穿電壓大于606 V，閾值電壓為2~4 V，通態(tài)壓降小于1 V，導通電阻小于1.25?。本論文的主要目的是提供一種VLD產(chǎn)品的

3、設計，為后續(xù)的相關(guān)產(chǎn)品開發(fā)提供參照。
　　本論文的主要內(nèi)容如下：
　　1、簡要介紹終端理論，基于項目合作方的工藝平臺，設計工藝流程。通過Tsuprem4/Medici軟件對工藝步驟進行優(yōu)化，并進行VDMOS元胞部分的仿真，使得仿真結(jié)果滿足項目合作方的參數(shù)要求。
　　2、通過Tsuprem4/Medici軟件進行VDMOS終端部分的仿真。首先采用場板/場限環(huán)的終端結(jié)構(gòu)，并對場板/場限環(huán)結(jié)構(gòu)進行優(yōu)化，得到尖峰電場小于2×1