超高速傳輸物理編碼子層PCS研究及實(shí)現(xiàn).pdf

1、近年來(lái)，互聯(lián)網(wǎng)流量飛速增長(zhǎng)，現(xiàn)有核心網(wǎng)骨干路由器100G的傳輸容量幾乎已經(jīng)耗盡。為了滿足不斷增長(zhǎng)的帶寬需求，運(yùn)營(yíng)商必須不斷擴(kuò)展骨干網(wǎng)絡(luò)節(jié)點(diǎn)的容量?？紤]到未來(lái)的流量增長(zhǎng)和業(yè)務(wù)發(fā)展，更大容量的全新平臺(tái)將會(huì)成為運(yùn)營(yíng)商首選的擴(kuò)容方式，超高速的傳輸網(wǎng)絡(luò)將會(huì)成為未來(lái)的發(fā)展趨勢(shì)。
　　本文主要基于IEEE802.3ba標(biāo)準(zhǔn)，并結(jié)合正在制定的IEEE802.3bs標(biāo)準(zhǔn)中提出的OTN（Optical Transport Network）支撐特性，對(duì)

2、超高速傳輸網(wǎng)絡(luò)的物理編碼子層PCS（Physical Coding Sublayer）進(jìn)行了設(shè)計(jì)，并在FPGA上對(duì)PCS子層的功能進(jìn)行了實(shí)現(xiàn)。
　　本文首先介紹了以太網(wǎng)的相關(guān)內(nèi)容，接著對(duì)多路并行100GE中的單路100GE PCS子層的功能和關(guān)鍵技術(shù)點(diǎn)做了詳細(xì)的研究和分析，最后重點(diǎn)闡述了單路100GE PCS子層的邏輯設(shè)計(jì)、邏輯實(shí)現(xiàn)以及仿真驗(yàn)證。
　　根據(jù)IEEE802.3ba中提出的多通道分發(fā)MLD（Multi-lane

3、Distribution）機(jī)制， PCS子層將數(shù)據(jù)分發(fā)到邏輯虛通道VL（Virtual Lane）上，并通過(guò)不同的復(fù)用方式適配不同的光模塊，從而完成在介質(zhì)上的傳輸，本文對(duì)這一機(jī)制進(jìn)行了詳細(xì)的理論分析。多通道分發(fā)機(jī)制也是100GE的核心機(jī)制，并可適用于更高速的以太網(wǎng)傳輸。
　　根據(jù)以太網(wǎng)客戶數(shù)據(jù)和OTN間的映射特性，將IEEE802.3ba標(biāo)準(zhǔn)中PCS子層的64B/66B編解碼模塊用IFG添加/IFG刪除模塊替代，讓PCS子層直接產(chǎn)

4、生可用于映射到OTN幀中的MAC（Media Access Control）幀數(shù)據(jù)流，簡(jiǎn)化100G傳輸網(wǎng)絡(luò)中的數(shù)據(jù)處理過(guò)程。
　　本文的邏輯實(shí)現(xiàn)具有預(yù)研性質(zhì)，對(duì)用IFG添加/IFG刪除替代64B/66B編解碼用于超高速傳輸網(wǎng)絡(luò)的可行性進(jìn)行驗(yàn)證。通過(guò)在Eclipse軟件中通過(guò)編寫VerilogHDL硬件描述語(yǔ)言對(duì)PCS子層中的功能模塊進(jìn)行邏輯設(shè)計(jì)，在Modelsim中完成了仿真，在Vivado中完成綜合、布局布線并生成比特流文件。<