基于軟硬件協同仿真的IP核驗證平臺的設計.pdf

1、伴隨著SoC芯片設計規(guī)模的不斷提升，驗證成本的不斷增加，軟硬件協同仿真技術以及基于平臺的SoC驗證思想已成為業(yè)界主流。同時，隨著FPGA設計的逐漸完善，基于FPGA的協同仿真不僅具有高效性更具有真實性，在提升整體驗證效果方面，該研究具有重要意義。
　　本文基于協同仿真思想，采用千兆以太網作為通信媒介，結合Leon3 SoC平臺與Xilinx公司的SoPC系統(tǒng)構建了一個新型的IP核驗證平臺。該平臺主要分為PC端與FPGA端兩部分，P

2、C端作為整個驗證平臺的主體，包含了四個并行運行的進程----Leon3 SoC進程、TCP服務器進程、驗證功能進程以及拓展功能進程，進程間的數據通信采用文本文件以及共享內存兩種方式，同步控制信號采用了Event模式進行通信；FPGA端主要分為硬件邏輯部分以及SoPC軟件部分，在硬件邏輯中包含待測 IP核。兩者之間的通信采用了TCP協議進行可靠傳輸，在PC端采用Winsock API，在SoPC軟件中使用lwip庫。同時為了便于IP核驗證