2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩56頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、數(shù)模轉(zhuǎn)換器(DAC)在復(fù)雜的數(shù)字世界中,扮演著重要的角色。數(shù)模轉(zhuǎn)換器能夠?qū)?shù)字輸入信號轉(zhuǎn)換成模擬輸出信號,常用于轉(zhuǎn)換數(shù)字音頻或視頻等信號。隨著無線通信、數(shù)字音頻的爆發(fā)增長,DAC適應(yīng)市場的需求向更高速度、更高分辨率、更低成本等方向發(fā)展。目前,DAC已經(jīng)有許多不同的結(jié)構(gòu),各有特點和局限性。
  本文首先分析了電荷比例型DAC、電流比例型DAC、電壓比例型DAC這三種DAC的結(jié)構(gòu),比較他們各自結(jié)構(gòu)的優(yōu)缺點,并采用R-2R電阻結(jié)構(gòu)設(shè)計了

2、一款應(yīng)用于工業(yè)自動控制的DAC芯片。通過分析R-2R型DAC線性誤差,得出R-2R電阻轉(zhuǎn)換網(wǎng)絡(luò)中各位模擬開關(guān)尺寸的比例關(guān)系,改進傳統(tǒng)結(jié)構(gòu)提出“5+7”分段電阻網(wǎng)絡(luò)結(jié)構(gòu)。本人主要負責(zé)降壓電路、控制時鐘信號產(chǎn)生電路、輸入數(shù)字信號處理電路、存儲器電路設(shè)計及R-2R電阻網(wǎng)絡(luò)的設(shè)計。設(shè)計采用了Candence公司的一系列軟件,設(shè)計流程如下:首先進行原理圖輸入、再做全定制版圖設(shè)計、然后進行版圖規(guī)則檢查(DRC)、版圖與電路一致性檢查(LVS)、寄生

3、參數(shù)提取(PEX)、電路后端仿真。在設(shè)計電路版圖過程中注意了器件的匹配與干擾的隔離。經(jīng)Spectre后仿表明:常溫環(huán)境下DAC的積分非線性誤差(INL)和微分非線性誤差(DNL)分別小于0.46LSB、0.26LSB,在-55~125℃范圍內(nèi)INL和DNL分別為0.54LSB、0.3LSB,建立時間為1μs,轉(zhuǎn)換速度為1M。滿足設(shè)計要求INL為1LSB、DNL為0.5LSB的設(shè)計要求,實現(xiàn)了芯片的高精度和高穩(wěn)定性。設(shè)計基于CSMC0.2

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論