高速 adcdac 測試原理及測試方法

1、高速 高速 ADC/DAC 測試原理及測試方法 測試原理及測試方法 隨著數(shù)字信號處理技術(shù)和數(shù)字電路工作速度的提高，以及對于系統(tǒng)靈敏度等 要求的不斷提高，對于高速、高精度的 ADC、DAC 的指標(biāo)都提出了很高的要求。 比如在移動通信、 圖像采集等應(yīng)用領(lǐng)域中， 一方面要求 ADC 有比較高的采樣率以 采集高帶寬的輸入信號， 另一方面又要有比較高的位數(shù)以分辨細微的變化。 因此， 保證 ADC/DAC 在高速采樣情況下的精度是一個很關(guān)鍵的問題。

2、 ADC/DAC 芯片的性能測試是由芯片生產(chǎn)廠家完成的，需要借助昂貴的半導(dǎo)體 測試儀器， 但是對于板級和系統(tǒng)級的設(shè)計人員來說， 更重要的是如何驗證芯片在 板級或系統(tǒng)級應(yīng)用上的真正性能指標(biāo)。 一、 ADC 的主要參數(shù) 的主要參數(shù) ADC 的主要指標(biāo)分為靜態(tài)指標(biāo)和動態(tài)指標(biāo) 2 大類。靜態(tài)指標(biāo)主要有： ? Differential Non-Linearity (DNL) ? Integral Non-Linearity (INL)

3、 ? Offset Error ? Full Scale Gain Error 動態(tài)指標(biāo)主要有： ? Total harmonic distortion (THD) ? Signal-to-noise plus distortion (SINAD) ? Effective Number of Bits (ENOB) ? Signal-to-noise ratio (SNR) ? Spurious free dynamic

4、 range (SFDR) 二、 二、ADC 的測試方案 的測試方案 要進行 ADC 這些眾多指標(biāo)的驗證，基本的方法是給 ADC 的輸入端輸入一個理 想的信號，然后對 ADC 轉(zhuǎn)換以后的數(shù)據(jù)進行采集和分析，因此，ADC 的性能測試 需要多臺儀器的配合并用軟件對測試結(jié)果進行分析。 下圖是一個典型的 ADC 測試 方案： 碼型發(fā)生器由于是數(shù)字源，其時鐘抖動很難控制到 1ps 以下，因此對于有 12bit 或更高精度的測試要求時，需要使用 E

5、SG 或 PSG 作為時鐘源，ESG 或 PSG 是高質(zhì)量的模擬源，所以其相噪指標(biāo)非常好.抖動相當(dāng)于相噪的積分，因此 PSG 產(chǎn)生的時鐘抖動可以<1ps。但由于 ESG/PSG 只能產(chǎn)生單端正弦波信號，所以和 ADC 接口時有時需要相應(yīng)的轉(zhuǎn)換電路，這個可參考芯片廠家的參考設(shè)計。 由于 ADC 的模擬部分對于數(shù)字噪聲非常敏感， 因此 ADC 的供電要模擬和數(shù)字 部分分開，PCB 板上還要對模擬部分電源做充分濾波。測試中需要采用高質(zhì)

6、量的 線性電源供電，Agilent 的 E363X 或 E364X 系列都可以滿足要求。 ADC 轉(zhuǎn)換后的結(jié)果要通過邏輯分析儀采集下來，邏輯分析儀工作在狀態(tài)采樣模式，需要使用的通道數(shù)取決于 ADC 的位數(shù)，狀態(tài)采樣率取決于 ADC 的采樣率， 存儲深度取決于采樣率和要分析的頻率分辨率， 同時邏輯分析儀還要能在高速數(shù) 據(jù)傳輸率下提供可靠靈活的連接。Agilent 的 16900 系列邏輯分析儀配合高性能 的 16950B 采集模塊和 S