改進(jìn)集成電路制造工藝來延長某種DRAM產(chǎn)品刷新周期的方法.pdf

1、DRAM集成電路芯片的刷新周期直接影響其功耗及性能。在一定條件下,延長刷新周期有利于降低DRAM芯片的功耗,提高性能。
　　 本課題以某種DRAM芯片為研究對(duì)象,通過改變該DRAM芯片在集成電路制造過程中的工藝及工藝整合技術(shù)來研究延長其刷新周期的若干方法。延長刷新周期的方法有很多,有人注重于改變材料種類,有人注重于改變電路設(shè)計(jì)結(jié)構(gòu)。本文主要側(cè)重于改變DRAM制造過程中的工藝及工藝整合技術(shù)。
　　 在分析了可能影響刷新周期

2、的一系列因素之后,把重點(diǎn)改進(jìn)點(diǎn)放在增加電荷存儲(chǔ)量和減小電荷流失量兩個(gè)大的方向。針對(duì)這兩個(gè)大方向,本課題進(jìn)行了一系列實(shí)驗(yàn),引入諸如存儲(chǔ)單元內(nèi)輕摻雜注入(CLDimplant)、DirectSTICMP、對(duì)半球形電容顆粒HSG(HemisphericalGrain)進(jìn)行摻雜和退火等多種新的工藝或工藝整合技術(shù),以“理論推理—實(shí)驗(yàn)—驗(yàn)證”的論證方式為基本研究方式對(duì)新工藝進(jìn)行評(píng)估。
　　 實(shí)驗(yàn)發(fā)現(xiàn),通過增加層疊型電容的高度能顯著提高電容值

3、,在HSG形成之后有效地控制好摻雜的磷離子劑量并加入退火將其激活也能提高電容值,電容值的增加有利于延長DRAM的刷新周期。
　　 實(shí)驗(yàn)還發(fā)現(xiàn),在柵極形成之后,對(duì)存儲(chǔ)單元內(nèi)連接位線通孔數(shù)據(jù)區(qū)域進(jìn)行特殊的存儲(chǔ)單元內(nèi)輕摻雜(CLDimplant)注入能有效減少溝道中的電荷流失,從而延長刷新周期。
　　 此外,實(shí)驗(yàn)還發(fā)現(xiàn)削弱源漏與襯底間的電場也能有效減少電荷流失,有利于延長刷新周期。
　　 希望本文能為有意于研究DRAM