FDP FPGA芯片可編程邏輯單元建模與故障測試.pdf_第1頁
已閱讀1頁，還剩69頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、FPGA(FieldProgrammableGateArrays)是目前廣泛使用的一種可編程邏輯器件,FPGA的出現(xiàn)不僅使得ASIC(ApplicationSpecificIntegratedCircuits)產(chǎn)品的上市周期大大縮短、節(jié)省大量的開發(fā)成本,還彌補了PLD和ASIC之間的空白。本文針對復旦大學微電子研究院自主設(shè)計研究的名為FDP-3的FPGA芯片,使用VerilogHDL語言對其進行建模。采用編寫Perl程序把網(wǎng)表文件直接轉(zhuǎn)

2、化成Verilog格式文件的方法,大大減少了工作量和出現(xiàn)手寫錯誤的可能。模型在ModelSim軟件中進行仿真驗證。通過一個具體實例,證明本文建模方法和所建模型的正確。本文的另一工作是利用所建的VerilogHDL模型對FDP-3芯片的可編程邏輯資源的測試方法進行了改進。從FPGA最小的邏輯單元開始,設(shè)計了9種測試配置和對應的測試向量對邏輯單元進行完全充分的測試。經(jīng)TurboFault軟件驗證,對邏輯資源的測試的故障覆蓋率可達100％。并

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論