基于標(biāo)準(zhǔn)邏輯單元的全光可編程邏輯陣列.pdf

1、可編程邏輯陣列(PLA)是一種可以實(shí)現(xiàn)組合邏輯功能的可編程邏輯器件，其邏輯功能由用戶自定義，具有實(shí)現(xiàn)靈活、集成度高、處理速度快和可靠性強(qiáng)等特點(diǎn)，在電域中有非常廣泛的應(yīng)用。而在光域，雖然基礎(chǔ)全光邏輯門已經(jīng)發(fā)展的相對(duì)比較成熟，并在包頭檢測、光路由、光標(biāo)簽交換等網(wǎng)絡(luò)節(jié)點(diǎn)信號(hào)處理中有著巨大的應(yīng)用潛力，但對(duì)于更復(fù)雜的邏輯功能，還需找到簡單靈活的可重構(gòu)方案，才能提高其在高性能計(jì)算和光網(wǎng)絡(luò)中利用的可能性。全光可編程邏輯陣列就是很好的解決方法。

2、　　本論文在詳細(xì)分析全光可編程邏輯陣列的研究現(xiàn)狀，以及光域中實(shí)現(xiàn)可編程邏輯陣列所面臨問題的基礎(chǔ)上，提出了一種以標(biāo)準(zhǔn)邏輯單元為基礎(chǔ)構(gòu)建的全光可編程邏輯陣列(CLUs-PLA)。主要研究成果包括以下內(nèi)容：
　　(1)詳細(xì)介紹了標(biāo)準(zhǔn)邏輯單元(CLUs)的特點(diǎn)和性質(zhì)，提出了完備的標(biāo)準(zhǔn)邏輯單元可作為組合邏輯函數(shù)一組基的概念，利用這組基即可實(shí)現(xiàn)任意組合邏輯功能。對(duì)可編程邏輯陣列各部分的結(jié)構(gòu)和功能進(jìn)行了詳細(xì)介紹，并分析得出目前光域?qū)崿F(xiàn)可編程邏輯

3、陣列面臨的最主要問題是或陣列難以實(shí)現(xiàn)。針對(duì)這一問題，結(jié)合CLUs特性，提出了利用CLUs構(gòu)成全光可編程邏輯陣列的方案(CLUs-PLA)。相對(duì)于傳統(tǒng)PLA，CLUs-PLA的輸入光路僅需單個(gè)無源DI即可實(shí)現(xiàn)，與陣列由標(biāo)準(zhǔn)邏輯單元陣列取代，通過直接耦合的方式即可實(shí)現(xiàn)或操作。因此，如何用簡單的方法高效地實(shí)現(xiàn)標(biāo)準(zhǔn)邏輯單元陣列成為實(shí)現(xiàn)CLUs-PLA的關(guān)鍵。
　　(2)結(jié)合SOA中的XGM效應(yīng)，利用SOA級(jí)聯(lián)濾波器結(jié)構(gòu)，對(duì)實(shí)現(xiàn)標(biāo)準(zhǔn)邏輯單元

4、展開了研究。詳細(xì)介紹了研究中所用的SOA理論模型，該模型考慮了載流子加熱和光譜燒孔兩種帶內(nèi)效應(yīng)，更適合處理高速信號(hào)。同時(shí)，對(duì)SOA級(jí)聯(lián)濾波器的結(jié)構(gòu)進(jìn)行了數(shù)值分析，理論驗(yàn)證了利用該方法實(shí)現(xiàn)標(biāo)準(zhǔn)邏輯單元的可行性。在此基礎(chǔ)上，實(shí)驗(yàn)驗(yàn)證了40Gb/s兩輸入和三輸入全套標(biāo)準(zhǔn)邏輯單元，最大項(xiàng)單元可由最小項(xiàng)單元得到。隨后，對(duì)方案進(jìn)行了擴(kuò)展，通過SOA級(jí)聯(lián)的方式成功實(shí)現(xiàn)了40Gb/s四輸入全套標(biāo)準(zhǔn)邏輯單元。該方案具有強(qiáng)大的可重構(gòu)性和串行擴(kuò)展性，根據(jù)邏輯

5、表達(dá)式的不同變換式，即可采用不同的級(jí)聯(lián)方式對(duì)方案進(jìn)行擴(kuò)展。
　　(3)采用SOA-Sagnac環(huán)結(jié)構(gòu)和SOA中XPM效應(yīng)實(shí)現(xiàn)了全套標(biāo)準(zhǔn)邏輯單元。對(duì)SOA-Sagnac環(huán)結(jié)構(gòu)進(jìn)行了等效和數(shù)值模擬，證明了該方案實(shí)現(xiàn)標(biāo)準(zhǔn)邏輯單元的可能性；基于數(shù)值模擬，實(shí)驗(yàn)驗(yàn)證了20Gb/s標(biāo)準(zhǔn)邏輯單元A+B，A+B+C和-A-B，-A-B-C；在此基礎(chǔ)上，將信號(hào)速率提高到了42Gb/s，并結(jié)合輸入光路，實(shí)驗(yàn)驗(yàn)證了三輸入全套標(biāo)準(zhǔn)邏輯單元，這也是首次基于S

6、OA-Sagnac環(huán)結(jié)構(gòu)實(shí)現(xiàn)了多輸入高速信號(hào)的邏輯操作。該方案工作于并行模式，最小項(xiàng)單元和最大項(xiàng)單元可以在環(huán)的不同輸出端口同時(shí)得到，并且只需在控制光端口直接接入新的信號(hào)即可實(shí)現(xiàn)多輸入邏輯單元。
　　(4)利用HNLF中FWM效應(yīng)，實(shí)現(xiàn)了全套同步多輸入標(biāo)準(zhǔn)邏輯單元?；诜植礁道锶~變換的方法，模擬了HNLF中40Gb/s三路RZ信號(hào)的同步多輸入與門，同時(shí)在九個(gè)閑頻光信道實(shí)現(xiàn)了兩輸入和三輸入的與邏輯單元，理論驗(yàn)證了同步多輸入邏輯單元的可

7、行性。結(jié)合輸入光路，實(shí)驗(yàn)實(shí)現(xiàn)了40Gb/s同步多輸入標(biāo)準(zhǔn)邏輯單元，分別在五個(gè)閑頻光信道實(shí)現(xiàn)了兩輸入和三輸入的全套標(biāo)準(zhǔn)邏輯單元?；趯?shí)驗(yàn)結(jié)果，提出了利用同步多輸入標(biāo)準(zhǔn)邏輯單元構(gòu)建擴(kuò)展型CLUs-PLA，并對(duì)CLUs-PLA的計(jì)算容量進(jìn)行了定義。針對(duì)三輸入的情況，擴(kuò)展型CLUs-PLA的計(jì)算容量是標(biāo)準(zhǔn)型CLUs-PLA的2.3倍，且當(dāng)所有閑頻光的波長都相互獨(dú)立時(shí)，擴(kuò)展型CLUs-PLA的計(jì)算容量將達(dá)到標(biāo)準(zhǔn)型CLUs-PLA計(jì)算容量的3.6倍