基于RISC架構(gòu)嵌入式微處理的設(shè)計(jì)與優(yōu)化.pdf

1、處理器核是嵌入式系統(tǒng)與SoC系統(tǒng)的心臟。本文設(shè)計(jì)了一類基于RISC架構(gòu)的嵌入式處理器核，并對(duì)其進(jìn)行了各項(xiàng)指標(biāo)優(yōu)化。其指令集與Microchip公司PIC16系列相兼容，具有電路規(guī)模小，功耗較低的優(yōu)勢(shì)。生成的嵌入式處理器IP能夠廣泛應(yīng)用于工業(yè)控制、儀表儀器、汽車電子等領(lǐng)域。
　　本項(xiàng)目遵循了集成電路與集成系統(tǒng)經(jīng)典的自上而下的設(shè)計(jì)流程，從系統(tǒng)劃分、代碼編寫、RTL仿真、FPGA原型驗(yàn)證、到最后電路、版圖實(shí)現(xiàn)，都對(duì)設(shè)計(jì)做了最大的優(yōu)化，涉

2、及電路的低功耗設(shè)計(jì)，鎖存器級(jí)設(shè)計(jì)等。
　　本文首先介紹了處理器的發(fā)展背景與趨勢(shì)。然后對(duì)設(shè)計(jì)框架進(jìn)行了詳細(xì)的劃分，并對(duì)時(shí)鐘系統(tǒng)、流水線進(jìn)行精密的設(shè)計(jì)，對(duì)重要模塊實(shí)現(xiàn)做了較詳盡的描述與仿真驗(yàn)證。最后，通過物理綜合，布局布線，對(duì)電路規(guī)模與功耗進(jìn)行了評(píng)估，實(shí)現(xiàn)了本設(shè)計(jì)的固核與硬核。
　　得益于項(xiàng)目團(tuán)隊(duì)對(duì)系統(tǒng)架構(gòu)的深刻分析，對(duì)功能模塊的靈活設(shè)計(jì)、電路詳細(xì)有效的描述等方面的優(yōu)勢(shì)，本設(shè)計(jì)運(yùn)用FPGA驗(yàn)證與ASIC實(shí)現(xiàn)相結(jié)合的設(shè)計(jì)方法，在系