嵌入式RISC處理器中指令流水單元的設(shè)計(jì).pdf

1、論文來(lái)源于某公司的32位嵌入式RISC處理器設(shè)計(jì)項(xiàng)目一“ENOD”，研究嵌入式RISC處理器中的指令流水線，完成了其中指令流水單元及可配置乘法器的設(shè)計(jì)與驗(yàn)證。 32位RISC嵌入式處理器ENOD采用SPARC體系結(jié)構(gòu)，使用AMBA總線接口，各功能部件可以靈活配置，擴(kuò)展性強(qiáng)。 指令流水單元是ENOD處理器中的主要數(shù)據(jù)通路，它控制著ENOD的整數(shù)指令執(zhí)行過(guò)程，是ENOD中的核心模塊之一。作者從分析ENOD的體系結(jié)構(gòu)和指令集入

2、手，討論了指令流水線中的分級(jí)，發(fā)射策略，完成了ENOD中的指令流水線的詳細(xì)設(shè)計(jì)。對(duì)制約流水線效率的數(shù)據(jù)相關(guān)，控制相關(guān)和資源相關(guān)等問(wèn)題進(jìn)行了研究和分析，確定了解決方案。認(rèn)真研究和分析了指令流水線中每個(gè)流水段的工作和實(shí)現(xiàn)方法，完成了對(duì)每個(gè)流水段的詳細(xì)設(shè)計(jì)。 硬件乘法器由于操作復(fù)雜，電路龐大，耗時(shí)較長(zhǎng)，位于整個(gè)芯片的關(guān)鍵時(shí)序路徑上。為了優(yōu)化ENOD的性能和提高其靈活性，作者基于Radix一4的Booth算法設(shè)計(jì)了單周期、流水線和多周期

3、三種不同結(jié)構(gòu)適合于不同場(chǎng)合的硬件乘法器IP核。根據(jù)ENOD操作數(shù)的位寬和對(duì)乘法器的要求選擇多周期結(jié)構(gòu)的乘法器作為該處理器的實(shí)現(xiàn)方案。 建立了ENOD處理器的可重用驗(yàn)證平臺(tái)，完成了ENOD中指令流水單元和可配置乘法器IP核的功能仿真，完成了FPGA驗(yàn)證?；赟MIC0.35um標(biāo)準(zhǔn)單元完成了邏輯綜合及靜態(tài)時(shí)序分析，主頻可以達(dá)到100Mhz，滿足設(shè)計(jì)要求。 本文所作的工作對(duì)進(jìn)一步研究更高級(jí)的處理器提供了很好的思路和方法，具有