基于多核DSP的信號(hào)采集處理板設(shè)計(jì).pdf

1、隨著科技的不斷發(fā)展，雷達(dá)系統(tǒng)對信號(hào)采集處理板卡的要求也在不斷的提升。與此同時(shí)，日益復(fù)雜的實(shí)時(shí)信號(hào)處理算法對信號(hào)采集處理板的處理速度、數(shù)據(jù)吞吐量等方面的要求也在不斷的提高。隨著信號(hào)采集處理板卡應(yīng)用領(lǐng)域的不斷擴(kuò)大，各類平臺(tái)對信號(hào)采集處理板的體積、功耗以及工作環(huán)境等各方面也有了更高的要求。在此背景下，本文提出了一種新的信號(hào)采集處理板的設(shè)計(jì)方案。
　　考慮到信號(hào)采集處理板精度高、體積小、處理速度高、數(shù)據(jù)吞吐量大以及板卡的通用性和可擴(kuò)展性的

2、要求，設(shè)計(jì)時(shí)，板卡以一片高精度AD、一片高性能FPGA、一片多核DSP和CPCI-E標(biāo)準(zhǔn)總線為基本架構(gòu)，以高速串行總線連接各主要芯片。本文首先分析了板卡的系統(tǒng)需求，針對板卡的系統(tǒng)需求完成了主要芯片選型工作并介紹了CPCI-E標(biāo)準(zhǔn)總線平臺(tái)，接下來給出了板卡上電源系統(tǒng)和時(shí)鐘系統(tǒng)的設(shè)計(jì)思路、原理及方法，然后設(shè)計(jì)并調(diào)試了板卡中高速串行總線（SRIO、PCIE、千兆以太網(wǎng)）的設(shè)計(jì)原理，實(shí)現(xiàn)了板卡中高速數(shù)據(jù)的交換，著重說明了SRIO接口的傳輸速率、