SoC芯片寬范圍電源電壓調節(jié)策略優(yōu)化.pdf

1、隨著集成電路和移動終端的迅猛發(fā)展，多媒體時代下對消費類電子產品性能的要求越來越高。同時在續(xù)航能力的約束以及用戶體驗的要求下，功耗無疑是芯片設計最主要的考慮因素。電壓頻率調節(jié)(Dynamic Voltage and Frequrncy Scaling，DVFS)技術和自適應電壓調節(jié)(Adaptive Volttage Scaling，AVS)技術應運而生。而傳統(tǒng)AVS技術調節(jié)時間相對較慢，且單一調節(jié)模式功耗收益有限。
　　本文設計并

2、實現(xiàn)了DVFS和AVS聯(lián)合調節(jié)策略及其驗證電路，其中DVFS技術可以實現(xiàn)相對較快的電壓頻率切換，聯(lián)合使用DVFS和AVS技術從兩個層次上減小性能裕量，因此可以得到更大的功耗收益。其中(1)通過軟件調度硬件實現(xiàn)的方式，由上層調節(jié)信號控制電路底層電源選擇電路模塊進行電壓快速切換實現(xiàn)電源電壓粗調。(2)通過監(jiān)控與關鍵路徑延遲最接近的復制路徑的時序狀況，實現(xiàn)自適應電源電壓調節(jié)。此外，為了使AVS調節(jié)更為準確，設計了硅后自校準電路，并采用雙元單元

3、替換的方式構造了復制關鍵路徑，使其與實際關鍵路徑盡可能的接近。同時還設計并實現(xiàn)了AVS控制模塊實現(xiàn)電源電壓細調。
　　本文采用SMIC40nm CMOS工藝，完成了整個電路的設計，同時搭建了一個小型系統(tǒng)芯片(System on Chip,SoC)來驗證本文的聯(lián)合調節(jié)策略，可實現(xiàn)兩種工作模式，分別為1.1V/250MHz和0.6V/20MHz。通過HSIM與VCS混合仿真平臺下的驗證，標準電壓1.1V下，在典型情況（TT工藝角、25