基于FPGA的ⅡC在線測(cè)試系統(tǒng).pdf

1、隨著半導(dǎo)體工藝設(shè)計(jì)規(guī)模的不斷增加，芯片的集成度和復(fù)雜度不斷增大，芯片的測(cè)試變得復(fù)雜而耗時(shí)，這將嚴(yán)重阻礙半導(dǎo)體行業(yè)的發(fā)展。在集成電路領(lǐng)域中，芯片的測(cè)試占據(jù)整個(gè)芯片開發(fā)周期的70％以上。因此，快速精確實(shí)現(xiàn)對(duì)芯片的測(cè)試己成為我們急需解決的問題。
　　傳統(tǒng)的芯片測(cè)試主要依靠示波器和信號(hào)發(fā)生器等測(cè)試儀器，通過人手工實(shí)現(xiàn)對(duì)芯片的各個(gè)接口進(jìn)行測(cè)試，市場(chǎng)上的示波器和信號(hào)發(fā)生器并不是針對(duì)芯片測(cè)試領(lǐng)域而設(shè)計(jì)的，因而這種測(cè)試方法測(cè)試項(xiàng)單一，測(cè)試流程復(fù)雜

2、、耗時(shí)?，F(xiàn)有的EDA驗(yàn)證軟件的驗(yàn)證功能往往很局限，根本無法滿足大規(guī)模的集成電路測(cè)試要求。因此，本文提出的是一種基于FPGA平臺(tái)的ⅡC在線測(cè)試系統(tǒng)，該系統(tǒng)率先通過設(shè)計(jì)碼型發(fā)送器與碼型接收器實(shí)現(xiàn)對(duì)芯片ⅡC總線接口的測(cè)試，該系統(tǒng)的測(cè)試項(xiàng)達(dá)二十多項(xiàng)，測(cè)試項(xiàng)全面，并且測(cè)試的工作量大大減少。整個(gè)測(cè)試流程在PC機(jī)通過使用TCL腳本控制系統(tǒng)工作，實(shí)現(xiàn)測(cè)試全自動(dòng)化，在線得到測(cè)試結(jié)果。該系統(tǒng)測(cè)試準(zhǔn)確可靠并且完全擺脫對(duì)示波器、信號(hào)發(fā)生器等測(cè)試儀器的依懶，不僅

3、能夠?qū)崿F(xiàn)ⅡC波形的重現(xiàn)，并且能夠得到精確的測(cè)試結(jié)果。
　　本文通過對(duì)5560X芯片的ⅡC接口的成功測(cè)試，證實(shí)了本系統(tǒng)的準(zhǔn)確性和可行性。本文目前雖然只支持ⅡC接口的測(cè)試，但在其設(shè)計(jì)初期已將各類總線的測(cè)試考慮在內(nèi)，如SPI、LOCALBUS和MDIO總線等。本系統(tǒng)具很強(qiáng)的擴(kuò)展性，并且設(shè)計(jì)思路新穎，系統(tǒng)在設(shè)計(jì)初期并沒有將各類總線特殊化，而是將各類總線根據(jù)其通信的信號(hào)線數(shù)進(jìn)行劃分，采用碼型多變，硬件設(shè)計(jì)模塊少變的方法實(shí)現(xiàn)對(duì)各類總線的測(cè)試。