快速硬件擬合技術(shù)研究及基于FPGA的實現(xiàn).pdf

1、在當(dāng)今時期，伴隨著現(xiàn)代數(shù)字信號處理逐步向高速度，大容量數(shù)據(jù)以及高速實時計算的方向發(fā)展，對高速度與高性能并存的計算及其實現(xiàn)方式的研究成為了近代數(shù)學(xué)和信息處理技術(shù)的一項重要命題。面對一些復(fù)雜的計算問題，使用軟件的計算方式在速度上越來越不能滿足計算要求，因此，如何利用硬件來高速的，實時的完成計算任務(wù)顯然更加具有意義。
　　非線性函數(shù)的擬合計算問題是現(xiàn)代數(shù)字信號處理領(lǐng)域內(nèi)的一個重要的研究方向。擬合算法能夠處理一些超越函數(shù)在結(jié)構(gòu)上的復(fù)雜性，

2、將之轉(zhuǎn)換成在硬件上容易實現(xiàn)的計算方式。隨著超大規(guī)模集成電路的迅速發(fā)展，片上系統(tǒng)的技術(shù)愈加趨向成熟。而對于一些能夠處理復(fù)雜運算，具有高速，高效，實時性的片上系統(tǒng)，將復(fù)雜的超越函數(shù)擬合計算方式集成到這類片上系統(tǒng)中，尤其是一些具有多核結(jié)構(gòu)的系統(tǒng)，這樣可以極大的豐富這類系統(tǒng)的整體計算能力，更高速、高效的實現(xiàn)一些復(fù)雜算法，是一項具有較高應(yīng)用價值的研究方向。
　　本文針對上述問題，進(jìn)行了有關(guān)非線性函數(shù)擬合技術(shù)的研究，設(shè)計了一款能夠計算多種非線

3、性函數(shù)的擬合器，并將它與片上系統(tǒng)相結(jié)合，論文的主要工作如下:
　　首先，對現(xiàn)有的硬件實現(xiàn)擬合技術(shù)手段進(jìn)行了深入對比研究，分析對比各種方法的優(yōu)勢與局限性。并結(jié)合面向高密度計算的片上系統(tǒng)對于非線性函數(shù)計算精度較高的需求，挑選出最適合的擬合算法。
　　其次，基于分段非線性逼近法的擬合原理，設(shè)計了一款能夠處理多種非線性函數(shù)計算的擬合器。它能夠處理多種函數(shù)的計算，包括在數(shù)字信號處理領(lǐng)域內(nèi)使用頻繁的三角函數(shù)的處理，在人工神經(jīng)網(wǎng)絡(luò)中應(yīng)用十