SiC超結(jié)VDMOS研究與優(yōu)化設(shè)計.pdf

1、隨著SiC技術(shù)的發(fā)展，SiC功率器件性能的提升會像Si功率器件一樣受到理論極限的制約。因此將打破Si限的超結(jié)結(jié)構(gòu)應(yīng)用到SiC器件中進(jìn)一步提升功率器件性能具有順應(yīng)時代發(fā)展需要，滿足器件應(yīng)用領(lǐng)域的重要意義。本文主要設(shè)計并優(yōu)化了一款1400VSiC超結(jié)VDMOS的元胞結(jié)構(gòu)，主要工作及成果如下:
　　首先，對SiC VDMOS的基本結(jié)構(gòu)和基本工作原理進(jìn)行研究，介紹VDMOS的主要靜態(tài)參數(shù):閾值電壓、擊穿電壓、導(dǎo)通電阻，并分析了器件各部分設(shè)

2、計參數(shù)（長度、注入深度、摻雜濃度等）對其靜態(tài)電特性的影響。另外還研究了超結(jié)的基本理論和設(shè)計公式，并分析了超結(jié)的設(shè)計參數(shù)對擊穿電壓和導(dǎo)通電阻的影響。
　　其次，對漂移區(qū)、JFET區(qū)、溝道、P型阻擋層、P型基區(qū)等1400V碳化硅超結(jié)VDMOS元胞區(qū)元胞的基本參數(shù)進(jìn)行設(shè)計并優(yōu)化。以1400V阻斷電壓為設(shè)計目標(biāo)，兼顧特征導(dǎo)通電阻和器件工作的可靠性，在理論分析基礎(chǔ)上，采用TCAD仿真軟件基于器件特性數(shù)據(jù)，分析了各區(qū)濃度和尺寸、超結(jié)結(jié)構(gòu)參數(shù)對

3、MOSFET功率參數(shù)的影響，基于影響曲線，折中考慮擊穿電壓，導(dǎo)通電阻，JFET區(qū)柵氧化層擊穿，P阱區(qū)穿通，閾值電壓等因素，確定了超結(jié)VDMOS元胞區(qū)各區(qū)的參數(shù)，分別為:漂移區(qū)厚度9um、超結(jié)P柱、N柱濃度均為1.9×1016cm-3-，JFET區(qū)長度（0.5um*2），溝道長度0.5um，P型阻擋層深度0.3um、濃度1.5×1018cm-3，P型基區(qū)濃度5×1016cm-3等。
　　最后，本文提出一種局部非平衡超結(jié)結(jié)構(gòu)，其PN柱

4、摻雜是采用局部失配，總體平衡進(jìn)行的。將此結(jié)構(gòu)應(yīng)用到VDMOS中并與傳統(tǒng)N型漂移區(qū)VDMOS、普通超結(jié)VDMOS進(jìn)行對比。保證三者的厚度和濃度相同，比較擊穿電壓的變化，發(fā)現(xiàn)改進(jìn)的局部失配超結(jié)VDMOS具有最高的擊穿電壓。同時還給出了三者的特征導(dǎo)通電阻，計算了品質(zhì)因子(VB2/R)，改進(jìn)的局部失配超結(jié)結(jié)構(gòu)的品質(zhì)因子高于傳統(tǒng)器件而低于完全平衡的普通超結(jié)結(jié)構(gòu)。
　　綜上，本文的主要工作為設(shè)計并優(yōu)化了可用于1400V阻斷電壓的SiC超結(jié)VD