短時猝發(fā)通信系統(tǒng)基帶設(shè)計與FPGA實現(xiàn).pdf

1、軍事通信中存在的各種各樣的干擾，給數(shù)據(jù)的正確發(fā)送和接收帶來了極大的挑戰(zhàn)，而猝發(fā)通信具有信息傳輸時間短和信息發(fā)送時間不確定的特點，其信號頻譜信息較難獲取，可躲避來自人為的惡意干擾。猝發(fā)通信在軍事領(lǐng)域已作為一種常用的通信方式。
　　本論文以“xxxx系統(tǒng)”項目為研究背景，主要研究了在低帶寬下信息的快速傳輸，以實現(xiàn)短時猝發(fā)通信。本文對該通信系統(tǒng)基帶進(jìn)行研究，設(shè)計了短時猝發(fā)通信的幀結(jié)構(gòu)，由誤碼性能接近香農(nóng)極限的低密度奇偶校驗（LDPC）碼

2、作為信道編碼方案，采用了具有恒包絡(luò)性質(zhì)的GMSK調(diào)制方式。根據(jù)理論研究與設(shè)計仿真，對基帶部分的設(shè)計使用Verilog語言在FPGA中實現(xiàn)。文中給出了發(fā)射端和接收端主要模塊的設(shè)計方法、實現(xiàn)流程和仿真結(jié)果。本文的主要貢獻(xiàn)有以下幾點：
　　1、依據(jù)短時猝發(fā)通信的特點，設(shè)計了一種具有較高數(shù)據(jù)傳輸效率的幀結(jié)構(gòu)。該幀結(jié)構(gòu)由同步序列和數(shù)據(jù)幀兩部分構(gòu)成，提出了分布式幀同步方法，分布式的同步序列可以實現(xiàn)系統(tǒng)的定時同步和幀同步，并且降低幀同步的虛警率

3、。并針對該幀結(jié)構(gòu)，設(shè)計了對應(yīng)的系統(tǒng)同步方案。
　　2、基于本文LDPC校驗矩陣固化的特點，在LDPC編碼過程中，采用固定的邏輯結(jié)構(gòu)實現(xiàn)編碼算法，省去了迭代器編碼運算過程；在譯碼過程中，采用了改進(jìn)的最小和譯碼算法，減少了FPGA的資源消耗。
　　3、針對 GMSK一比特差分解調(diào)時除法和正切運算需消耗大量的存儲資源的問題，采用了相位差分進(jìn)行解調(diào)。并依據(jù)其前置濾波器系數(shù)特點對濾波算法采用了優(yōu)化設(shè)計，進(jìn)一步降低了FPGA存儲資源的消