應(yīng)用于C-RAN架構(gòu)的高速可配FFT-IFFT變換器的研究與實現(xiàn).pdf

1、隨著移動通信技術(shù)的高速發(fā)展，電信行業(yè)正經(jīng)歷著數(shù)據(jù)傳輸?shù)谋ㄊ皆鲩L，傳統(tǒng)的無線接入網(wǎng)架構(gòu)在技術(shù)升級、維護成本、資源消耗方面都存在著嚴重的不足。C-RAN架構(gòu)作為一種新型的無線接入網(wǎng)架構(gòu)，有效的解決了這些問題。FFT/IFFT變換器是C-RAN架構(gòu)中實現(xiàn)基帶處理信號調(diào)制與解調(diào)的模塊，由于目前研究的C-RAN架構(gòu)基于TD-LTE協(xié)議，因此需要支持協(xié)議所需求的幾種點數(shù)的FFT/IFFT變換，并且對高數(shù)據(jù)吞吐率、較低的硬件消耗以及較高的數(shù)據(jù)處理精

2、度有一定的需求。
　　本文首先研究了C-RAN架構(gòu)的組成結(jié)構(gòu)與特性，并對兩種形式的C-RAN架構(gòu)進行了分析。針對C-RAN架構(gòu)中涉及的TD-LTE協(xié)議和OFDM技術(shù)進行簡單的介紹，并分析了C-RAN架構(gòu)對FFT/IFFT變換器的設(shè)計提出的需求；對FFT的常用的各種算法、硬件實現(xiàn)結(jié)構(gòu)、中間處理數(shù)據(jù)的表示方式進行分析和比較。從C-RAN架構(gòu)的本身需求出發(fā)，提出了基于混合基算法，采用串行流水線的實現(xiàn)結(jié)構(gòu)，在滿足高吞吐率的情況下盡量減少硬

3、件資源的消耗。并對定點和塊浮點的數(shù)據(jù)表示方式進行Matlab建模仿真，通過誤差比較，將塊浮點的數(shù)據(jù)表示方式納入本文FFT/IFFT變換器的設(shè)計中。使用FPGA平臺對本文提出的高速可配FFT/IFFT變換器進行設(shè)計，并對蝶形運算模塊、旋轉(zhuǎn)因子等模塊進行了優(yōu)化，完成RLT級代碼輸入。通過搭建仿真平臺完成功能仿真，并采用Altera公司的Quartus II13.0軟件對RTL級的設(shè)計進行綜合以及布局布線和靜態(tài)時序分析等操作，最后在Alter

4、a DE4開發(fā)平臺上對設(shè)計進行了板級驗證。
　　目前研究的C-RAN架構(gòu)數(shù)字前端采用 PCIe時鐘250MHz，數(shù)據(jù)吞吐率為8 Gbps，完成一個 OFDM符號傳輸和處理的時間上限為66.67 us，需要支持128、256、512、1024、1536和2048這6種不同點數(shù)的FFT/IFFT變換，具有較高的數(shù)據(jù)轉(zhuǎn)換精度且硬件資源消耗較低。
　　本文設(shè)計的FFT/IFFT變換器在Altera DE4上最大工作頻率為321MHz