面向多核DSP的DMA訪問數(shù)據(jù)一致性優(yōu)化和驗證平臺研究.pdf

1、多核結(jié)構(gòu)由于具有較好的可擴展性、較低的通信延遲和功耗可控等特點，使其成為了目前主流的芯片架構(gòu)。多核結(jié)構(gòu)通過并行處理來提升系統(tǒng)的性能，同時進一步增大的片上存儲資源緩解了“存儲墻”問題，但是多核并行以及多級存儲結(jié)構(gòu)帶來的數(shù)據(jù)一致性問題，仍是目前亟待解決的設(shè)計問題之一，特別是在SRAM（Static RAM）和Cache共存的多核DSP（Digital Signal Processor）結(jié)構(gòu)中，其較高的實時性要求增加了數(shù)據(jù)一致性設(shè)計與驗證的復(fù)

2、雜度。
　　本文以課題組自主研發(fā)，面向無線通信、圖像和視頻處理的高性能數(shù)字信號處理器——X-DSP作為研究對象，圍繞多核DSP的數(shù)據(jù)一致性特別是DMA（Direct Memory Access）訪問數(shù)據(jù)一致性的設(shè)計、優(yōu)化和驗證展開研究。主要工作包括以下幾個方面：
　　首先，結(jié)合X-DSP的存儲結(jié)構(gòu)和訪問模式，分析了各種模式下的數(shù)據(jù)流程以及存在的各種數(shù)據(jù)一致性問題及其基本解決方案，并針對性能和實時性要求較高的DMA訪問數(shù)據(jù)一致

3、性提出了優(yōu)化方案。
　　其次，完成了X-DSP的DMA訪問數(shù)據(jù)一致性優(yōu)化設(shè)計，實現(xiàn)了DMA數(shù)據(jù)訪問過程的流水化處理和AXI（Advanced eXtensible Interface）協(xié)議的高效對接；設(shè)計了流水化DMA訪問過程中多源返回數(shù)據(jù)的合并方案，減少了流水線停頓以及對CPU訪存的影響；解決了因引入L1D STag（L1D Shadow Tag）而帶來的Tag內(nèi)容一致性問題和潛在的交叉訪問互鎖問題。
　　最后，本文基于U

4、VM（Universal Verification Methodology）構(gòu)建了L2模塊級通用驗證平臺。在驗證平臺的實現(xiàn)過程中，本文針對代碼的可重用性、參考模型的構(gòu)建、平臺的調(diào)試以及測試用例的規(guī)劃等問題作出了詳細的研究，最后基于該驗證平臺對DMA訪問數(shù)據(jù)過程進行了全面驗證和評估。結(jié)果表明DMA訪問數(shù)據(jù)一致性優(yōu)化方案能有效地提高數(shù)據(jù)一致性維護的效率，同時降低了因AXI突發(fā)訪問、偵聽操作等造成的DMA流水線擁塞情況，并且解決了STag的數(shù)