高性能硬件加速器的實現(xiàn).pdf

1、在現(xiàn)代復雜數(shù)字信號處理中，隨著算法復雜度和待處理數(shù)據(jù)量的日益劇增，通用處理器已經(jīng)難以滿足某些特定應用中數(shù)據(jù)處理的高速實時性要求。異構多核系統(tǒng)可以將不同的計算任務分配到不同的處理器核進行并行處理，加速任務執(zhí)行，提供了更加高效、靈活的處理機制，滿足多種應用的需求。硬件加速器可提高面向特定應用中科學計算的運算速度。因此，集成有硬件加速器形式的異構多核系統(tǒng)架構應運而生。一些多核處理器通過集成專用的加速器核對某些特定應用進行加速運算，但是其靈活性

2、不高。隨著可重構技術的出現(xiàn)，將可重構技術應用于硬件加速器中，能夠彌補通用運算和軟件計算在性能和靈活性上的不足，為復雜高速信號的處理提出了更好的解決方案。
　　本文根據(jù)發(fā)展趨勢，對可重構計算技術、硬件加速器，以及如何在異構多核系統(tǒng)中集成硬件加速器進行了研究。本文主要從以下三個方面進行了研究:
　　(1)根據(jù)應用目標需求特征，分析面向高密度計算的應用特點，并對矩陣算法特征進行研究分析，分析出并行程度高、可有效提高系統(tǒng)性能的矩陣計

3、算方法，并針對應用目標和應用平臺對矩陣運算類型的算法進行了優(yōu)化，得到了原位替換的混合粒度并行矩陣求逆實現(xiàn)方法。
　　(2)在優(yōu)化算法和結構的基礎上，提出了優(yōu)化后的矩陣求逆算法的硬件架構，設計了面向異構多核系統(tǒng)的可重構高性能硬件加速器。該硬件加速器主要面向高密度計算領域中矩陣類運算。特別是矩陣求逆運算，能夠高效地完成128階以內2n階單精度任意浮點實數(shù)矩陣的求逆運算。
　　(3)基于Xilinx V6FPGA對設計的硬件加速器