2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩25頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、華北水利水電大學(xué) 華北水利水電大學(xué) EDA 課程設(shè)計(jì) 課程設(shè)計(jì)題 目： 目： 出租車(chē)計(jì)價(jià)器專(zhuān) 業(yè)： 業(yè)： 通 信 工 程年 級(jí)： 級(jí)： 2011 級(jí)學(xué) 生： 生： 李高飛學(xué) 號(hào)： 號(hào)： 201114715指導(dǎo)教師： 指導(dǎo)教師： 司孝平 完成日期： 完成日期： 2013 年 12 月 27 日目 錄1. 1.

2、前 言...................................................................................................................................................................12. 2.總體方案設(shè)計(jì) 總體方案設(shè)計(jì)...................................

3、..................................................................................................................22.1 設(shè)計(jì)要求.................................................................................................

4、....................................................22.2 方案論證與選擇.........................................................................................................................................22.3 設(shè)計(jì)思想及原理.......

5、..................................................................................................................................33. 3.單元模塊設(shè)計(jì) 單元模塊設(shè)計(jì).......................................................................

6、..............................................................................53.1 分頻模塊.....................................................................................................................................

7、................53.1.1 計(jì)數(shù)器分頻模塊.............................................................................................................................53.1.2 計(jì)數(shù)器分頻模塊仿真結(jié)果...............................................

8、..............................................................53.1.3 數(shù)碼管分頻模塊.............................................................................................................................63.2 計(jì)程模塊..........

9、...........................................................................................................................................63.2.1 計(jì)程模塊電路....................................................................

10、.............................................................63.2.2 計(jì)程模塊仿真結(jié)果.........................................................................................................................73.3 計(jì)時(shí)模塊..............

11、.......................................................................................................................................73.3.1 計(jì)時(shí)模塊電路........................................................................

12、.........................................................73.3.2 計(jì)時(shí)模塊的仿真結(jié)果.....................................................................................................................73.4 控制模塊.....................

13、................................................................................................................................83.4.1 控制模塊電路...............................................................................

14、..................................................83.4.2 計(jì)時(shí)模塊的仿真結(jié)果.....................................................................................................................93.5 計(jì)費(fèi)模塊............................

15、.......................................................................................................................103.5.1 控制模塊電路.......................................................................................

16、........................................103.5.2 計(jì)費(fèi)模塊的仿真結(jié)果...................................................................................................................102.6 數(shù)碼管顯示模塊...................................

17、....................................................................................................114. 4.整體頂層模塊設(shè)計(jì) 整體頂層模塊設(shè)計(jì)................................................................................................

18、..........................................124.1 整體頂層模塊電路...................................................................................................................................125. 5.系統(tǒng)功能仿真及調(diào)試 系統(tǒng)功能仿真及調(diào)試 ......

19、...............................................................................................................................135.1 系統(tǒng)仿真及調(diào)試................................................................................

20、.......................................................136. 6.總結(jié)與體會(huì) 總結(jié)與體會(huì) ..................................................................................................................................................

21、.....16致 謝 .....................................................................................................................................................................17 參考文獻(xiàn) 參考文獻(xiàn)................................

22、.................................................................................................................................17附錄 附錄 A: A: 單元模塊 單元模塊 Verilog Verilog HDL HDL 源代碼 源代碼....................................

23、................................................................18A.1 計(jì)數(shù)器的分頻模塊 VerilogHDL 源代碼.................................................................................................18A.2 數(shù)碼管的分頻模塊 VerilogHDL 源代碼.

24、.................................................................................................18A.3 計(jì)程模塊 VerilogHDL 源代碼..................................................................................................

25、...............19A.4 計(jì)時(shí)模塊 VerilogHDL 源代碼.................................................................................................................20A.5 控制模塊 VerilogHDL 源代碼..........................................

26、.......................................................................21A.6 計(jì)費(fèi)模塊 VerilogHDL 源代碼.................................................................................................................21A.7 數(shù)碼管顯示

27、模塊 VerilogHDL 源代碼.....................................................................................................21A.8 整體頂層模塊 VerilogHDL 源代碼...........................................................................

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論