基于ieee1149.7邊界掃描標(biāo)準(zhǔn)的tap.7適配器研究

1、 分類號(hào) 密 級(jí) U D C 編 號(hào) 桂林電子科技大學(xué) 碩 士 學(xué) 位 論 文 題目： 基于 IEEE 1149.7 邊界掃描標(biāo)準(zhǔn) 的 TAP.7 適配器研究

2、（英文） （英文） Research on TAP.7 Adapter based on IEEE 1149.7 Boundary Scan Standard 研 究 生 學(xué) 號(hào): 072081129 研 究 生 姓 名: 蔡 俊 指導(dǎo)教師姓名

3、、職務(wù) 指導(dǎo)教師姓名、職務(wù):雷加 教授 顏學(xué)龍 教授 黃新 副教授 申 請(qǐng) 學(xué) 科 門 類: 工學(xué)碩士 學(xué) 科、專 科、專 業(yè): 測(cè)試計(jì)量技術(shù)及儀器 提 交 論 文 日 期: 2012 年 4 月 論 文 答 辯 日 期: 2012

4、年 6 月 2012 年 6 月 10 日 摘 要 摘 要 隨著電子技術(shù)日新月異的發(fā)展，芯片朝著低功耗、多功能、大規(guī)模和小封裝的方向快速發(fā)展，多 CPU 或 IP（Intellectual Property）模塊的系統(tǒng)電路逐漸向系統(tǒng)芯片轉(zhuǎn)化。在測(cè)試訪問(wèn)端口（TAP）中，集成單個(gè)測(cè)試訪問(wèn)端口控制器（TAPC）已經(jīng)不能滿足這種復(fù)雜系統(tǒng)芯片的調(diào)試與測(cè)試需求。 因此， 在單芯片中集成多個(gè) TAPC 成

5、為芯片發(fā)展的必然趨勢(shì)。IEEE 1149.7 邊界掃描標(biāo)準(zhǔn)提出了一種支持多 TAPC 結(jié)構(gòu)的緊湊型 JTAG（Compact JTAG，CJTAG） ，它是一種全新的、支持多種操作模式的 2-引腳調(diào)試/測(cè)試端口。 本文在深入研究 IEEE 1149.7 標(biāo)準(zhǔn)規(guī)范和 TAP.7 的結(jié)構(gòu)特點(diǎn)及功能擴(kuò)展特性的基礎(chǔ)上，設(shè)計(jì)了一種基于 IEEE 1149.7 邊界掃描標(biāo)準(zhǔn)的適配器。通過(guò)充分分析適配器的設(shè)計(jì)需求和深入研究其功能屬性， 將適配器結(jié)構(gòu)劃

6、分為： 零位數(shù)據(jù)寄存器掃描、 TAP.7控制器命令、電源管理、測(cè)試性復(fù)位、功能性復(fù)位、芯片級(jí) TAPC 控制、星型掃描技術(shù)（包括選擇/取消和掃描選擇指令功能）和 JTAG 控制模塊。采用先底層后頂層，先模塊后整體的方法設(shè)計(jì)實(shí)現(xiàn)了具有 T0-T3 層 TAP.7 功能的適配器。 該適配器能有效實(shí)現(xiàn) IEEE 1149.7 標(biāo)準(zhǔn)的測(cè)試訪問(wèn)端口（TAP.7）與 IEEE 1149.1 邊界掃描標(biāo)準(zhǔn)的測(cè)試訪問(wèn)端口（TAP.1）的適配，完成 TA

7、P.1 的功能擴(kuò)展。 通過(guò) QuartusⅡ設(shè)計(jì)軟件和 Verilog 硬件描述語(yǔ)言對(duì)適配器的功能以及掃描測(cè)試進(jìn)行仿真驗(yàn)證。 驗(yàn)證結(jié)果表明： 適配器設(shè)計(jì)符合標(biāo)準(zhǔn)規(guī)范， 實(shí)現(xiàn)了 T0-T3 層所有的 TAP.7功能，完成了 TAP.7 與 TAP.1 的適配，達(dá)到了預(yù)期設(shè)計(jì)目的，為支持 IEEE 1149.1 標(biāo)準(zhǔn)的器件提供升級(jí)的方法，也為 CJTAG 產(chǎn)品的設(shè)計(jì)開(kāi)發(fā)提供較好的參考價(jià)值。 關(guān)鍵詞：IEEE 1149.7 標(biāo)準(zhǔn)；TAP.7