模擬集成cmos考試題

1、11、與其它類型的晶體管相比，MOS器件的尺寸很容易按____比例____縮小，CMOS電路被證明具有_較低__的制造成本。2、放大應(yīng)用時(shí)，通常使MOS管工作在_飽和區(qū)，電流受柵源過(guò)驅(qū)動(dòng)電壓控制，我們定義_跨導(dǎo)_來(lái)表示電壓轉(zhuǎn)換電流的能力。3、λ為溝長(zhǎng)調(diào)制效應(yīng)系數(shù)，對(duì)于較長(zhǎng)的溝道，λ值____較小___（較大、較?。?。4、源跟隨器主要應(yīng)用是起到___電壓緩沖器___的作用。5、共源共柵放大器結(jié)構(gòu)的一個(gè)重要特性就是_輸出阻抗_很高，因此可以

2、做成___恒定電流源_。6、由于_尾電流源輸出阻抗為有限值_或_電路不完全對(duì)稱_等因素，共模輸入電平的變化會(huì)引起差動(dòng)輸出的改變。7、理想情況下，_電流鏡_結(jié)構(gòu)可以精確地復(fù)制電流而不受工藝和溫度的影響，實(shí)際應(yīng)用中，為了抑制溝長(zhǎng)調(diào)制效應(yīng)帶來(lái)的誤差，可以進(jìn)一步將其改進(jìn)為_(kāi)_共源共柵電流鏡__結(jié)構(gòu)。8、為方便求解，在一定條件下可用___極點(diǎn)—結(jié)點(diǎn)關(guān)聯(lián)_法估算系統(tǒng)的極點(diǎn)頻率。9、與差動(dòng)對(duì)結(jié)合使用的有源電流鏡結(jié)構(gòu)如下圖所示，電路的輸入電容Cin為_(kāi)

3、_CF（1－A）__。10、λ為溝長(zhǎng)調(diào)制效應(yīng)系數(shù)，λ值與溝道長(zhǎng)度成___反比__（正比、反比）。二名詞解釋（每題二名詞解釋（每題3分，共分，共15分）分）1、阱解：在CMOS工藝中，PMOS管與NMOS管必須做在同一襯底上，其中某一類器件要做在一個(gè)“局部襯底”上，這塊與襯底摻雜類型相反的“局部襯底”叫做阱。2、亞閾值導(dǎo)電效應(yīng)解：實(shí)際上，VGS=VTH時(shí)，一個(gè)“弱”的反型層仍然存在，并有一些源漏電流，甚至當(dāng)VGSVTH時(shí)，ID也并非是無(wú)限

4、小，而是與VGS呈指數(shù)關(guān)系，這種效應(yīng)叫亞閾值導(dǎo)電效應(yīng)。3、溝道長(zhǎng)度調(diào)制解：當(dāng)柵與漏之間的電壓增大時(shí)，實(shí)際的反型溝道長(zhǎng)度逐漸減小，也就是說(shuō)，L實(shí)際上是VDS的函數(shù)，這種效應(yīng)稱為溝道長(zhǎng)度調(diào)制。4、等效跨導(dǎo)Gm3(2)2、畫(huà)出差動(dòng)對(duì)的輸入輸出特性曲線（ΔID~ΔVin）。要求：（1）標(biāo)出曲線中關(guān)鍵轉(zhuǎn)折點(diǎn)和極限點(diǎn)的坐標(biāo)；（2）由圖分析：通過(guò)什么措施可以使差動(dòng)對(duì)的線性度更好。解：其中，，增大ISS或減小WL，可使電路的線性更好。四簡(jiǎn)答（（每題四簡(jiǎn)

5、答（（每題7分，共分，共21分）分））1、“MOS器件即使沒(méi)有傳輸電流也可能導(dǎo)通”，這種說(shuō)法正確么？為什么？解：正確。當(dāng)時(shí)，器件工作在深線性區(qū)，此時(shí)雖然足夠的VGS可以滿足器件的)(2THGSDSVVV???導(dǎo)通條件，但是VDS很小，以至于沒(méi)有傳輸電流。2、什么是體效應(yīng)？體效應(yīng)會(huì)對(duì)電路產(chǎn)生什么影響？解：理想情況下是假設(shè)晶體管的襯底和源是短接的，實(shí)際上兩者并不一定電位相同，當(dāng)VB變得更負(fù)時(shí)，VTH增加，這種效應(yīng)叫做體效應(yīng)。體效應(yīng)會(huì)改變晶體