fpga課程設(shè)計(jì)報(bào)告書(shū)

1、專業(yè)資料wd完美格式FPGA課程設(shè)計(jì)報(bào)告課程設(shè)計(jì)報(bào)告題目：簡(jiǎn)易電子琴設(shè)計(jì)及FPGA功能驗(yàn)證院系：電子工程學(xué)院專業(yè)班級(jí)：學(xué)生姓名：導(dǎo)師姓名：黃海生起止時(shí)間：2012618至20126292012年6月29日專業(yè)資料wd完美格式a、設(shè)計(jì)一個(gè)簡(jiǎn)單電子琴。（內(nèi)置2~4首簡(jiǎn)單音調(diào)曲）b、用FPGA開(kāi)發(fā)板的按鍵可選擇演奏內(nèi)置曲調(diào)，用數(shù)碼管顯示當(dāng)前演奏的哪個(gè)演奏曲目或停止。c、要求電子琴具有自主選擇，自動(dòng)播放所選曲目或停止曲目。2目的：目的：a、在掌

2、握計(jì)算機(jī)組成原理理論相關(guān)的基礎(chǔ)上，了解EDA技術(shù)，掌握VerilogHDL硬件描述語(yǔ)言的設(shè)計(jì)方法和思想，通過(guò)學(xué)習(xí)的VerilogHDL語(yǔ)言結(jié)合電子電路的設(shè)計(jì)知識(shí)理論聯(lián)系實(shí)際，掌握所學(xué)的課程知識(shí)；b、深入學(xué)習(xí)VerilogHDL、FPGA，了解其編程環(huán)境；c、學(xué)會(huì)運(yùn)用Modelsim和QuartusII等編程仿真軟件；d、將硬件語(yǔ)言編程與硬件實(shí)物功能演示相結(jié)合，加深理解VerilogHDL、FPGA的學(xué)習(xí)；3使用環(huán)境使用環(huán)境(軟件軟件硬件

3、環(huán)境，設(shè)備等硬件環(huán)境，設(shè)備等)軟硬件環(huán)境：軟件：QuartusII7.2Modelsim6.1；硬件環(huán)境：DEII開(kāi)發(fā)板；設(shè)備：PC一臺(tái)，USB下載線，F(xiàn)PGA開(kāi)發(fā)板及電源。在EDA軟件平臺(tái)上，根據(jù)硬件描述語(yǔ)言Verilog完成的設(shè)計(jì)文件，自動(dòng)的完成邏輯編譯、化簡(jiǎn)、分割、綜合及優(yōu)化、布局布線、仿真、目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。VerilogHDL語(yǔ)言，用Modelsim進(jìn)行前仿真，以及代碼的生成，驗(yàn)證程序驗(yàn)證，也可進(jìn)行