第13章-門(mén)電路和組合電路 11

1、第13章 門(mén)電路和組合邏輯電路 13.1 基本門(mén)電路及其組合 13.2 TTL門(mén)電路 (13.3 CMOS 門(mén)電路) 13.4 組合邏輯電路的分析和設(shè)計(jì) 13.5 加法器 13.6 編碼器 13.7 譯碼器和數(shù)字顯示 (13.8 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件) (13.9 應(yīng)用舉例),1. 電子電路中的信號(hào)分為兩大類(lèi)：,13.1基本門(mén)電路及其組合 13.1.1邏輯電路的基本概念,

2、,,,,,,,,,,,,,,,,,,,,,,,,tr,tf,Um,0.9Um,0.5Um,0.1Um,脈寬 tw,周期 T,,,實(shí)際的矩形波,,數(shù)字電路所研究的問(wèn)題和模擬電路相比有以下幾個(gè)主要不同點(diǎn)： （1）數(shù)字電路中的信號(hào)在時(shí)間上是離散的脈沖信號(hào)，而模擬電路中的信號(hào)是隨時(shí)間連續(xù)變化的信號(hào)。 （2）數(shù)字電路所研究的是電路的輸入¸輸出之間的邏輯關(guān)系，而模擬電路則是研究電路的輸入輸出之間的大 小

3、、相位等問(wèn)題。,（3）在兩種電路中，晶體管的工作狀態(tài)不同。數(shù)字電路中晶體管工作在開(kāi)關(guān)狀態(tài)，也就是交替地工作在飽和與截止兩種狀態(tài)，而在模擬電路中晶體管多工作在放大狀態(tài)。,飽和區(qū),放大區(qū),截止區(qū),2 、三種基本邏輯關(guān)系及門(mén)電路,當(dāng)決定事件的各個(gè)條件全部具備之后，事件 才會(huì)發(fā)生。,開(kāi)關(guān)A，B串聯(lián)控制燈泡Y：,功能表,1)與邏輯關(guān)系 ：,二極管與門(mén),Y=AB,真值表,當(dāng)決定事件的各個(gè)條件中有一個(gè)或一個(gè)以上具備之后，事件就會(huì)發(fā)生。,功

4、能表,2 )或邏輯關(guān)系：,二極管或門(mén),Y=A+B,真值表,,決定事件的條件只有一個(gè)，當(dāng)條件具備時(shí)，事件不會(huì)發(fā)生，條件不存在時(shí)，事件發(fā)生。,功能表,真值表,3 ) 非邏輯關(guān)系：,三極管非門(mén),真值表,1. 與非門(mén),13.1.3基本邏輯門(mén)電路的組合,2. 或非門(mén),3. 與或非門(mén),5.同或運(yùn)算：邏輯表達(dá)式為：,4. 異或運(yùn)算：邏輯表達(dá)式為：,,每行相與，各行相或,13.2.1 TTL與非門(mén)電路,13.2 TTL門(mén)電路,,,,,,,,,,,,,,

5、,,,,,,,,,,,,,,,,,+5V,ABC,T1,R1,R2,T2,T3,T4,T5,R3,R5,R4,,Y,,,,,,,,,TTL與非門(mén)電路,0.3V,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,+5V,ABC,T1,R1,R2,T2,T3,T4,T5,R3,R5,R4,,Y,,,,,,,,,TTL與非門(mén)電路,3.6V,,,用三態(tài)門(mén)接成總線(xiàn)結(jié)構(gòu),13.2.2 TTL三態(tài)門(mén)電路,功能表,每一時(shí)刻，只有一個(gè)E

6、N有效（EN=1）,13. 2. 3 TTL與非門(mén)組件,TTL與非門(mén)組件就是將若干個(gè)與非門(mén)電路，經(jīng)過(guò)集成電路工藝制作在同一芯片上。,74LS00組件含有兩個(gè)輸入端的與非門(mén)四個(gè)。,1.基本運(yùn)算規(guī)則,與：0? 0=0 ? 1=1 ? 0 1 ? 1=1或：0+1=1+0=1+1 0+0=0 非：0=1 1=0,13.4.1邏輯代數(shù),13.4 組合邏輯電路的分析和設(shè)計(jì),2.邏

7、輯代數(shù)的基本定律,交換律：A+B=B+A A ? B=B ? A結(jié)合律：A+(B+C)=(A+B)+C A ? (B ? C)=(A ? B) ? C分配律：A(B+C)=A ? B+A ? C A+B ? C=(A+B) ? (A+C)反演定理：A ? B=A+B,A+B=A ? B,,,,,,,吸收規(guī)則：A+AB=A+B,,邏輯函數(shù)表達(dá)式：,,,與或式,與非式,與或非式,,？,3.

8、利用邏輯代數(shù)公式化簡(jiǎn),=BA+B+CD,=B(A+1)+CD,=B+CD,例 ：證明AB+AC+BC=AB+AC,,,解：AB+AC+BC=AB+AC+(A+A)BC,,,,加項(xiàng)法Y=ABC+ABC+ABC =ABC+ABC+ABC+ABC =BC(A+A)+AC(B+B)=BC+AC,,,,,,,(1) 邏輯代數(shù)式,(2) 邏輯圖,5. 邏輯函數(shù)的表示方法,(3) 真值表,將邏輯電路輸入變量不同組合狀

9、態(tài)下所對(duì)應(yīng)的輸出變量的取值一一對(duì)應(yīng)列入一個(gè)表中，此表稱(chēng)為邏輯函數(shù)的真值表。,*(4)卡諾圖,已知組合邏輯電路圖，確定它們的邏輯功能。,分析步驟：（1）根據(jù)邏輯圖，寫(xiě)出邏輯函數(shù)表達(dá)式 （2）對(duì)邏輯函數(shù)表達(dá)式化簡(jiǎn) （3）列出真值表 （4）由真值表確定邏輯電路的功能

10、,組合邏輯電路：邏輯電路在某一時(shí)刻的輸出狀態(tài)僅 由該時(shí)刻電路的輸入信號(hào)所決定。,13.4.2 組合邏輯電路的分析,例: 分析下圖邏輯電路的功能。,,,,,,,,,,,,,,,,A,B,Y,功能:當(dāng)A、B取值相同時(shí)， 輸出為1, 是同或電路。,例:分析下圖邏輯電路的功能。,功能: 當(dāng) A>B 時(shí), Y1=1;,當(dāng) A<B 時(shí), Y3=1

11、;,當(dāng) A=B 時(shí), Y2=1;,是一位數(shù)字比較器,根據(jù)給定的邏輯要求，設(shè)計(jì)出邏輯電路圖。,設(shè)計(jì)步驟：（1）根據(jù)邏輯要求，定義輸入輸出邏輯變量并定義狀態(tài)含義，列出真值表 ； （2）由真值表寫(xiě)出邏輯函數(shù)表達(dá)式；（3）化簡(jiǎn)邏輯函數(shù)表達(dá)式；（4）畫(huà)出邏輯圖。,13.4.3 組合邏輯電路的設(shè)計(jì),三人表決電路,例：用兩輸入設(shè)計(jì)三人表決電路,,,,,,,,,,,,1,0

12、,,,,A,,+5V,,,,,,,,,B,,,,C,R,,,,,,Y,,,,,每行相與，各行相或,,三人表決電路,,,,,,,,,,,,1,0,,,,A,,+5V,,,,,,,,,B,,,,C,R,,,,,,Y,,Y=AB+AC+BC,例：設(shè)計(jì)一個(gè)數(shù)據(jù)分配器，通過(guò)控制端 E 來(lái)選擇輸入 A送至輸出端 F1還是F2。E=0時(shí)，A送至F1, E=1時(shí)，A送至F2。,,,,,,電路,,,E,A,,,F1F2,數(shù)據(jù)分配器電路圖,13.5 加

13、 法 器,兩個(gè)二進(jìn)制數(shù)相加，稱(chēng)為“半加”，實(shí) 現(xiàn)半加操作的電路叫做半加器。,C=AB,1.半加器,C=AB,半加器邏輯圖,2.全加器,輸入信號(hào)：加數(shù) 被加數(shù)從低位來(lái)的進(jìn)位,輸出信號(hào)：本位的和向高位的進(jìn)位數(shù),邏輯表達(dá)式,F=真值為1各行的乘積項(xiàng)的邏輯和,,,,,例：求兩個(gè)四位二進(jìn)制數(shù)的和：全加器邏輯圖為：,0 0 0 1 1 1 0 1,0,例

14、：試用74LS248構(gòu)成一個(gè)四位二進(jìn)制數(shù)相加的電路,S0,S1,S2,C3,A2 B2,A1 B1,,,,,,,2Ci 2S 1Ci 1S,2A 2B 2Ci-1 1A 1B 1Ci -1,74LS183,,,,,,,,,,,,,2Ci 2S 1Ci 1S,2A 2B 2

15、Ci-1 1A 1B 1Ci -1,74LS183,,,,,,,,,,,,,S3,,,A0 B0,A3 B3,74LS183是加法器集成電路組件，含有兩個(gè)獨(dú)立的全加器。,全加器、編碼器、譯碼器、數(shù)據(jù)選擇器等——常用數(shù)字集成組合邏輯電路,13.6 編 碼 器,編碼：用數(shù)字或符號(hào)來(lái)表示某一對(duì)象或信號(hào)的過(guò)程。,n位二進(jìn)制代碼可以表示2n個(gè)信號(hào),自然二進(jìn)制碼：按權(quán)值計(jì)算所對(duì)應(yīng)十進(jìn)制數(shù)的二進(jìn)制的代碼,8421編碼：將十進(jìn)制的十

16、個(gè)數(shù)0、1、2…9編成4位二進(jìn)制的8421代碼,編碼器,,,,,,,,,,?,?,?,?,?,,,,,?,?,?,?,,,,,,,?,?,?,?,?,?,,,,,+5V,R?10,Y3,0 1 2 3 4 5 6 7 8 9,0,1,1,1,Y2,Y1,Y0,8421碼編碼表,13.6 編 碼 器,數(shù)字集成優(yōu)先編碼器74LS147,譯碼是編碼的反過(guò)程，將二進(jìn)制代碼按編碼時(shí)的原意翻譯成有特定

17、意義的輸出量。,13.7 譯碼器和數(shù)字顯示,1. 變量譯碼器,若輸入變量的數(shù)目為n，則輸出端的數(shù)目N=2n,例如：2線(xiàn)—4線(xiàn)譯碼器、 3線(xiàn)—8線(xiàn)譯碼器、 4線(xiàn)—16線(xiàn)譯碼器等。,現(xiàn)以3線(xiàn)—8線(xiàn)譯碼器74LS138為例說(shuō)明,74LS138管腳圖,,,,,,,,,1,,,,,A0,A2,,A2,A1,,,,,A1,,,,,A0,…...,,,,,,任何一個(gè)三輸入變量的邏輯函數(shù)都可以用74LS138和一個(gè)與非門(mén)來(lái)實(shí)現(xiàn)。,例：用74L

18、S138實(shí)現(xiàn)Y=AB+BC,2. 顯示譯碼器,,,,,,,,,a,b,f,g,e,c,d,,?,,,,,,,,,,,,,f g,a b,e d,c ?,,,,,,+,,,,a b c d e f g,+,+,+,+,+,,,,,,,,,?,(1)數(shù)碼顯示器：用來(lái)顯示數(shù)字、文字或符號(hào)。,共陰極接法,共陽(yáng)極接法,,,,,,,,,,,,A3A2A1A0,YaYbYcYdYeYf Yg,ab

19、cdefg,,,,,,,,R,,+5V,,,數(shù)碼管,A3A2A1A0,七段顯示譯碼器與數(shù)碼管的連接,顯示譯碼器,七段字形顯示譯碼器的真值表,,,A3 A2 A1 A0,,Ya Yb Yc Yd Ye Yf Yg,,顯示字形,0 0 0 0,1 1 1 1 1 1 0,0 0 0 1,0 1

20、1 0 0 0 0,…..,1 0 0 0,1 1 1 1 1 1 1,,1 0 0 1,1 1 1 0 1 1 1,74LS248,,,,,,,,,,,,,,,,,,16 15 14 13 12 11 10 9,1

21、 2 3 4 5 6 7 8,A1 A2 LT YBR IBR A3 A0 地,VCC Yf Yg Ya Yb Yc Yd Ye,,,,Ya~Yg: 譯碼器輸出端，與共陰極半導(dǎo)

22、體數(shù)碼管中對(duì)應(yīng)字段a?g的管腳相連。,(2)74LS248七段字形顯示譯碼器,,,,,,,,,,0000,,,,,,,,0010,,,,,1,1,,1,0000,0000,0111,0011,0,,2,,0,,7 .,,0,,3,A3 A2 A1 A0,IBR：滅零輸入端YBR：滅零輸出端,滅零控制示意圖,8421碼207.03,應(yīng)用舉例,工作正常時(shí)，輸入均為1，電機(jī)轉(zhuǎn)動(dòng)，蜂鳴器不響，指示燈亮。,異常時(shí)，某個(gè)（幾個(gè)）輸入為0，電