高速pcb設(shè)計(jì)的疊層問題

1、隨著高速電路的不斷涌現(xiàn)，PCB板的復(fù)雜度也越來越高，為了避免電氣因素的干擾，信號層和電源層必須分離，所以就牽涉到多層PCB的設(shè)計(jì)。在多層板的設(shè)計(jì)中，對于疊層的安排顯得尤為重要。一個(gè)好的疊層設(shè)計(jì)方案將會大大減小EMI及串?dāng)_的影響，在下面的討論中，我們將具體分析疊層設(shè)計(jì)如何影響高速電路的電氣性能。一多層板和鋪銅層一多層板和鋪銅層(Plane)多層板在設(shè)計(jì)中和普通的PCB板相比，除了添加了必要的信號走線層之外，最重要的是安排了獨(dú)立的電源和地層

2、(鋪銅層)。在高速數(shù)字電路系統(tǒng)中，使用電源和地層來代替以前的電源和地總線的優(yōu)點(diǎn)主要在于：1.為數(shù)字信號的變換提供一個(gè)穩(wěn)定的參考電壓。2.均勻地將電源同時(shí)加在每個(gè)邏輯器件上3.有效地抑制信號之間的串?dāng)_原因在于，使用大面積鋪銅作為電源和地層大大減小了電源和地的電阻，使得電源層上的電壓很均勻平穩(wěn)，而且可以保證每根信號線都有很近的地平面相對應(yīng)，這同時(shí)減小了信號線的特征阻抗，對有效地較少串?dāng)_也非常有利。所以，對于某些高端的高速電路設(shè)計(jì)，已經(jīng)明確規(guī)

3、定一定要使用6層(或以上的)的疊層方案，如Intel對PC133內(nèi)存模塊PCB板的要求。這主要就是考慮到多層板在電氣特性，以及對電磁輻射的抑制，甚至在抵抗物理機(jī)械損傷的能力上都明顯優(yōu)于低層數(shù)的PCB板。如果從成本的因素考慮，也并不是層數(shù)越多價(jià)格越貴，因?yàn)镻CB板的成本除了和層數(shù)有關(guān)外，還和單位面積走線的密度有關(guān)，在降低了層數(shù)后，走線的空間必然減小，從而增大了走線的密度，甚至不得不通過減小線寬，縮短間距來達(dá)到設(shè)計(jì)要求，往往這些造成的成本增

4、加反而有可能會超過減少疊層而降低的成本，再加上電氣性能的變差，這種做法經(jīng)常會適得其反。所以對于設(shè)計(jì)者來說，一定要做到全方面的考慮。二高頻下地平面層對信號的影響二高頻下地平面層對信號的影響如果我們將PCB的微帶布線作為一個(gè)傳輸線模型來看，那么地平面層也可以看成是傳輸線的一部分，這里可以用“回路”的概念來代替“地”的概念，地鋪銅層其實(shí)是信號線的回流通路。電源層和地層通過大量的去耦電容相連，在交流情況下，電源層和地層可以看成是等價(jià)的。在低頻和

5、高頻下電流回路有什么不同呢從下圖中我們可以看出來，在低頻下，電流是沿電阻最小的路徑流回，而在高頻情況下，電流是沿著電感最小的回路流回，也是阻抗最小的路徑，表現(xiàn)為回路電流集中分布在信號走線的正下方。不注意，可能會在鋪銅區(qū)里出現(xiàn)一個(gè)隔離的槽，這一情況往往是由于過孔過密，或者過孔的隔離區(qū)設(shè)計(jì)不合理造成的(如圖)。后果是減慢了上升時(shí)間，增加了回路面積，從而導(dǎo)致電感的增大，容易產(chǎn)生不必要的串?dāng)_和EMI，我們要避免發(fā)生這種現(xiàn)象。因?yàn)榛芈冯娏骼@道而增

6、大的電感大致可以表示為：L=5Dln(DW)D代表信號線到斷槽最近端的垂直距離，W是指走線的線寬。三幾種典型的疊層方案及分析三幾種典型的疊層方案及分析了解了上述基本知識，我們可以得出相應(yīng)的疊層設(shè)計(jì)方案?？傮w來說，盡量遵循以下幾方面的規(guī)則：1.鋪銅層最好要成對設(shè)置，比如六層板的2，5或者3，4層要一起鋪銅，這是考慮到工藝上平衡結(jié)構(gòu)的要求，因?yàn)椴黄胶獾匿併~層可能會導(dǎo)致PCB板的翹曲變形。2.信號層和鋪銅層要間隔放置，最好每個(gè)信號層都能和至少

7、和一個(gè)鋪銅層緊鄰。3.縮短電源和地層的距離，有利于電源的穩(wěn)定和減少EMI。4.在很高速的情況下，可以加入多余的地層來隔離信號層，但建議不要多加電源層來隔離，這樣可能造成不必要的噪聲干擾。但實(shí)際情況是，上述談到的各種因素不可能同時(shí)滿足，這時(shí)我們就要考慮一種相對來說比較合理的解決辦法。下面就分析幾種典型的疊層設(shè)計(jì)方案：首先分析四層板的疊層設(shè)計(jì)。一般來說，對于較復(fù)雜的高速電路，最好不采用4層板，因?yàn)樗嬖谌舾刹环€(wěn)定因素，無論從物理上還是電氣特