計算機組成原理cpu設計

1、1CPU的用途字長：8位D[7…0]尋址范圍：64byte2的6次方＝64，A[5…0]2確定ISA（包括程序員可訪問的寄存器）1）程序員可訪問的寄存器AC—8位累加器CPU的指令集（共4條）指令操作碼操作COM00XXXXXXAC←AC’(取反)JREL01XXXXXXPC←PC00AAAAAA10XXXXXXAC←AC∨M[00AAAAAA]SUB111AAAAAAAC←AC－M[00AAAAAA]－12）其他寄存器AR地址寄存器6

2、位由A[5…0]向存貯提供地址PC程序計數(shù)器6位指向下一條指令的地址DR數(shù)據(jù)寄存器8位通過D[7…0]從存貯器接收指令和數(shù)據(jù)IR指令寄存器2位存放從存貯器中取回的指令的操作碼部分3CPU設計狀態(tài)圖為了確定CPU的狀態(tài)圖，對每條指令作以下分析1）從存貯器中取指令（所有指令均相同）原理原理：在CPU能執(zhí)行指令之前，它必須從存貯器中取出，CPU通過執(zhí)行如下的操作序列完成這個任務A）選擇存貯單元由A[5…0]確定B）對工A[5…0]譯碼，延遲，

3、并向存貯器發(fā)一個信號使存貯器將此指令輸出到它的輸出引腳。這些引腳與CPU的D[7…0]相連。CPU從這些引腳讀入數(shù)據(jù)。具體操作：具體操作：（分為三個狀態(tài)）A）要取的指令的地址存放在程序計數(shù)器（PC）中。第一步就是把PC的內容拷貝到AR中。FETCH1：AR←PCB）CPU必須從存貯器中讀取指令，為此CPU必須發(fā)一個READ信號到器的RD（RD－RAM相對于OE－ROM)端上使存貯器將數(shù)據(jù)發(fā)送到D[7…0]上，存入CPU的DR寄存器中。同

4、時實現(xiàn)PC←PC1，為取下一條指令作準備。FETCH2：DR←M，PC←PC1C）作為取指令的一部分，CPU還必須完成兩件事。①DR的高2位拷貝到IR，目的是確定指令的功能②DR的低6位拷貝到AR，目的：a.對于T和SUB1指令這6位包含了指令的一個操作數(shù)的存貯器地址（一個數(shù)已經在AC）b.對于COM和JREL，它們不需要再次訪問存貯器，一旦它們返4.SUB1指令為了執(zhí)行指令，必須完成兩件事情SUB11：DR←M；從存貯器取出一個操作數(shù)

5、送到數(shù)據(jù)寄存器SUB12：ACACDR；對DR取反，等于－DR－1綜上所述可知CPU的完全狀態(tài)圖如下FETCH1FETCH2FETCH3COM11JREL1SUB11IR=00IR=01IR=10IR=112SUB124設計必要的數(shù)據(jù)通路和控制邏輯，以便實現(xiàn)這個有限狀態(tài)機，最終實現(xiàn)這個CPU。狀態(tài)圖以及寄存器的傳輸說明了實現(xiàn)本CPU所須完成工作（方法和步驟如下）1）與CPU的每個狀態(tài)相關聯(lián)的操作（共九個狀態(tài)）FETCH1：AR←PCFE